verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：60
上传日期：2008-06-05 07:54:38
上 传 者：
trueif
说明： 一个简单状态机的.v文件，含testbench
(A simple state machine. V file containing Testbench)
文件列表:
machine.v (1396, 2008-05-15)
test.v (774, 2008-05-15)
近期下载者：
相关文件：
收藏者：