rake_mrc
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：2KB
下载次数：58
上传日期：2008-06-14 09:24:30
上 传 者：
紫荆
说明： 实现RAKE接收机的最大比合并准则，输入位宽16比特。
(RAKE receiver to achieve the maximal ratio combining criteria, enter the 16-bit wide.)
文件列表:
12-6\rake_cmult.xco (878, 2007-10-02)
12-6\rake_mrc.v (2440, 2007-10-03)
12-6\rake_shift4.xco (1206, 2007-10-02)
12-6 (0, 2008-05-08)
近期下载者：
相关文件：
收藏者：