single
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：382
上传日期：2008-07-23 10:51:30
上 传 者：
DFRA
说明： verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，
(verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,)
文件列表:
single.v (1526, 2008-06-06)
dds.v (876, 2008-05-22)
近期下载者：
相关文件：
收藏者：