fir_16
所属分类：VHDL/FPGA/Verilog
开发工具：matlab
文件大小：8KB
下载次数：43
上传日期：2008-08-29 16:18:45
上 传 者：
快乐的馕边
说明： fir低通滤波器 用于dspbuilder pll：25ns data 400khz sin 10.8khz
(fir low-pass filter for dspbuilder pll: 25ns data 400khz sin 10.8khz)
文件列表:
fir_16.mdl (81548, 2008-08-05)
近期下载者：
相关文件：
收藏者：