rng
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：92KB
下载次数：324
上传日期：2008-09-11 15:41:12
上 传 者：
iketty
说明： verilog编写随机数产生源程序，在硬件电路设计中应用广泛。本程序是在LFSR and a CASR 基础上实现的
(random number generator to prepare Verilog source code, in the hardware circuit design applications. This procedure is in the LFSR and a CASR based on the)
文件列表:
verilog\CVS\Entries (42, 2008-09-11)
verilog\CVS\Entries.Extra (16, 2008-09-11)
verilog\CVS\Entries.Extra.Old (0, 2008-09-11)
verilog\CVS\Entries.Old (0, 2008-09-11)
verilog\CVS\Repository (25, 2008-09-11)
verilog\CVS\Root (57, 2008-09-11)
verilog\CVS\Template (0, 2008-09-11)
verilog\rng.v (9668, 2005-09-16)
verilog\CVS (0, 2008-09-11)
verilog (0, 2008-09-11)
verilog\Tkacik.pdf (170063, 2008-09-11)
近期下载者：
相关文件：
收藏者：