state
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：267KB
下载次数：22
上传日期：2008-09-13 09:33:28
上 传 者：
ispsubb
说明： VHDL 状态机的设计实例 ,不错的,对于搞清楚状态机是很有用的.
(VHDL state machine design examples, good for the state machine to figure out would be very useful.)
文件列表:
状态机设计.pdf (400734, 2004-02-01)
近期下载者：
相关文件：
收藏者：