Viterbi_IP
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：74KB
下载次数：158
上传日期：2008-10-03 20:52:00
上 传 者：
nianln
说明： viterbi译码器的IP核，可以直接编译使用
(viterbi decoder IP core, the compiler can directly use)
文件列表:
Viterbi_IP (0, 2001-06-24)
Viterbi_IP\time_sim.sdf (1160898, 2000-12-05)
Viterbi_IP\time_sim.vhd (487726, 2000-12-05)
近期下载者：
相关文件：
收藏者：