delay_line
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：120
上传日期：2008-10-24 20:36:38
上 传 者：
jingzh8189
说明： 延迟线模块的verilog代码，延迟线模块是数字电路设计常用的模块
(Delay-line module Verilog code, delay-line module is commonly used in digital circuit design module)
文件列表:
delay_line.v (4524, 2008-10-24)
近期下载者：
相关文件：
收藏者：