c23_RS_decoder
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：13KB
下载次数：45
上传日期：2008-10-28 22:37:35
上 传 者：
wandazui
说明： 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
(Proficient in verilog HDL source programming language 9- RS (204188) decoder design)
文件列表:
第23章 RS(204,188)译码器的设计\BM_KES.v (5102, 2006-07-02)
第23章 RS(204,188)译码器的设计\CheinSearch.v (3006, 2006-07-07)
第23章 RS(204,188)译码器的设计\ROM_INV.mif (3452, 2006-07-02)
第23章 RS(204,188)译码器的设计\RS(204,188)译码器说明.txt (450, 2006-07-07)
第23章 RS(204,188)译码器的设计\SyndromeCalc.v (2694, 2006-07-06)
第23章 RS(204,188)译码器的设计\ff_mul.v (5001, 2006-07-02)
第23章 RS(204,188)译码器的设计\forney.v (9387, 2006-07-07)
第23章 RS(204,188)译码器的设计\rom_inv.v (5824, 2006-07-02)
第23章 RS(204,188)译码器的设计\rom_power.mif (3447, 2006-07-06)
第23章 RS(204,188)译码器的设计\rom_power.v (5846, 2006-07-06)
第23章 RS(204,188)译码器的设计\rs_decoder.v (1940, 2006-07-07)
第23章 RS(204,188)译码器的设计 (0, 2008-10-28)
近期下载者：
相关文件：
收藏者：