VHDLadderdoc
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：368KB
下载次数：37
上传日期：2008-12-05 21:35:02
上 传 者：
zhen8023
说明： 为了减轻大家负担，在次把带进位输入的8位加法计数器上传，希望能出分；力
(In order to alleviate the burden on everyone, in time to enter into an 8-bit adder counter From the hope of a points force)
文件列表:
VHDL加法器设计.doc (468992, 2000-03-07)
近期下载者：
相关文件：
收藏者：