husw
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：114
上传日期：2008-12-11 15:46:54
上 传 者：
hsw0323
说明： 用VHDL语言设计维特比 解码器 是VHDL原代码用ModelSim XE III 6.3c软件实现仿真
(Language Design with VHDL Viterbi decoder is the VHDL source code with ModelSim XE III 6.3c software simulation)
文件列表:
husw.vhd (2587, 2008-12-11)
近期下载者：
相关文件：
收藏者：