clk
所属分类:汇编语言
开发工具:VHDL
文件大小:59KB
下载次数:2
上传日期:2008-12-24 23:21:50
上 传 者:
05446114
说明: 设计一个简易数字钟,具有校时功能:
1、以至少6位LED数码管显示时、分、秒,时为24进制。
2、采用最多8个键实现校时功能。
(The design of a simple digital clock with a school function: 1, to at least six LED digital display hours, minutes and seconds, time for the 24-band. 2, using up to eight key functions to achieve school.)
文件列表:
简易数字钟设计\简易数字钟设计.doc (139776, 2008-12-24)
简易数字钟设计 (0, 2008-12-24)
近期下载者:
相关文件:
收藏者: