ip_core1
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：50KB
下载次数：16
上传日期：2009-03-18 13:37:57
上 传 者：
tengqian
说明： 用于fpga的sopc的ip核，是学习ipcore编码的好教程
(For the FPGA of the SOPC ip nuclear, IPCore study are a good encoding tutorial)
文件列表:
my_ip_core\自己设计的ip核\sram读写\sramcontroller三路地址数据输入的sram控制器.v (2017, 2006-08-30)
my_ip_core\自己设计的ip核\sram读写\sram（写）.v (5810, 2006-08-30)
my_ip_core\自己设计的ip核\sram读写\suanfa（sram读）.v (3342, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器\Img_RAM.v (8800, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器\VGA_Controller.v (3144, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器\VGA_NIOS_CTRL.v (2856, 2006-08-08)
my_ip_core\自己设计的ip核\vga控制器\VGA_OSD_RAM.v (1094, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器\VGA_PLL.v (10249, 2005-12-14)
my_ip_core\自己设计的ip核\vga控制器\xianka4\cb_generator.pl (31230, 2006-07-30)
my_ip_core\自己设计的ip核\vga控制器\xianka4\class.ptf (48887, 2006-07-30)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl\Img_RAM.v (8723, 2006-08-07)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl\VGA_Controller.v (3369, 2006-08-23)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl\VGA_NIOS_CTRL.v (2856, 2006-08-08)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl\VGA_OSD_RAM.v (945, 2006-07-21)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl\VGA_PLL.v (10249, 2005-12-14)
my_ip_core\自己设计的ip核\vga控制器\说明.txt (130, 2006-08-30)
my_ip_core\自己设计的ip核\三路输入的sram控制器（利用已产生的时序）\mutuselect.v (2281, 2006-08-23)
my_ip_core\自己设计的ip核\模拟图像采集（ntrc格式）\I2C_AV_Config.v (4741, 2005-10-05)
my_ip_core\自己设计的ip核\模拟图像采集（ntrc格式）\说明.txt (79, 2006-08-25)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\DE2_TV.v (6866, 2006-08-25)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\dul_port_c1024.v (1913, 2005-07-13)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\I2C_AV_Config.v (4792, 2006-07-17)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\I2C_Controller.v (3885, 2005-08-31)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\itu_r656_decoder.v (6575, 2006-07-27)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\RAM2.v (9920, 2005-07-12)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\TV_to_VGA.v (3141, 2006-07-27)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\VGA_Param.h (489, 2005-08-12)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\YCbCr2RGB.v (3426, 2005-09-06)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式）\说明.txt (122, 2006-08-25)
my_ip_core\自己设计的ip核\自己产生时序的sram控制器\DE2_TV.v (8899, 2006-08-25)
my_ip_core\自己设计的ip核\自己产生时序的sram控制器\说明.txt (84, 2006-08-25)
my_ip_core\自己设计的ip核\vga控制器\xianka4\hdl (0, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器\xianka4 (0, 2006-08-30)
my_ip_core\自己设计的ip核\sram读写 (0, 2006-08-30)
my_ip_core\自己设计的ip核\vga控制器 (0, 2006-08-30)
my_ip_core\自己设计的ip核\三路输入的sram控制器（利用已产生的时序） (0, 2006-08-30)
my_ip_core\自己设计的ip核\模拟图像采集（ntrc格式） (0, 2006-08-30)
my_ip_core\自己设计的ip核\模拟图像采集（pal格式） (0, 2006-08-30)
my_ip_core\自己设计的ip核\自己产生时序的sram控制器 (0, 2006-08-30)
my_ip_core\自己设计的ip核 (0, 2006-08-30)
... ...
近期下载者：
相关文件：
收藏者：