FPGAphaselockedloopdesign
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：280KB
下载次数：12
上传日期：2009-03-25 20:08:19
上 传 者：
sky09
说明： 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。
(Introduce the application of VHDL technical design embedded DPLL road approach, described in detail its working principle and design idea, and programmable logic device FPGA implementation.)
文件列表:
基于FPGA的全数字锁相环设计.pdf (297270, 2009-03-24)
近期下载者：
相关文件：
收藏者：