ADC0809
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：45KB
下载次数：34
上传日期：2009-04-12 16:01:08
上 传 者：
yqf8464138
说明： 用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL
(State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL)
文件列表:
ADC0809\adcint.vhd (2361, 2009-04-12)
ADC0809\adcint.qpf (902, 2009-04-12)
ADC0809\adcint.qsf (1675, 2009-04-12)
ADC0809\db\adcint.dbp (0, 2009-04-12)
ADC0809\db\adcint.db_info (136, 2009-04-12)
ADC0809\db\adcint.(0).cnf.hdb (721, 2009-04-12)
ADC0809\db\adcint.hier_info (786, 2009-04-12)
ADC0809\db\adcint.rtlv_sg.cdb (1666, 2009-04-12)
ADC0809\db\adcint.rtlv.hdb (5535, 2009-04-12)
ADC0809\db\adcint.cbx.xml (88, 2009-04-12)
ADC0809\db\adcint.pre_map.hdb (5544, 2009-04-12)
ADC0809\db\adcint.rtlv_sg_swap.cdb (158, 2009-04-12)
ADC0809\db\adcint.pre_map.cdb (1696, 2009-04-12)
ADC0809\db\adcint.map.logdb (4, 2009-04-12)
ADC0809\db\adcint.sgdiff.cdb (1483, 2009-04-12)
ADC0809\db\adcint.sgdiff.hdb (5549, 2009-04-12)
ADC0809\db\adcint.sld_design_entry_dsc.sci (134, 2009-04-12)
ADC0809\db\adcint.smp_dump.txt (288, 2009-04-12)
ADC0809\db\adcint.syn_hier_info (0, 2009-04-12)
ADC0809\db\adcint.map.cdb (1540, 2009-04-12)
ADC0809\db\adcint.map.hdb (5747, 2009-04-12)
ADC0809\db\adcint.cmp.rdb (3616, 2009-04-12)
ADC0809\db\adcint.sld_design_entry.sci (134, 2009-04-12)
ADC0809\db\adcint.eco.cdb (141, 2009-04-12)
ADC0809\db\adcint.map.qmsg (8004, 2009-04-12)
ADC0809\db\adcint.hif (567, 2009-04-12)
ADC0809\db\adcint.(0).cnf.cdb (1459, 2009-04-12)
ADC0809\db\adcint.psp (0, 2009-04-12)
ADC0809\adcint.map.rpt (15472, 2009-04-12)
ADC0809\adcint.flow.rpt (3528, 2009-04-12)
ADC0809\adcint.map.summary (288, 2009-04-12)
ADC0809\adcint.done (26, 2009-04-12)
ADC0809\adcint.qws (90, 2009-04-12)
ADC0809\db (0, 2009-04-12)
ADC0809 (0, 2009-04-12)
近期下载者：
相关文件：
收藏者：