shuzixiangweibiao
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：175KB
下载次数：61
上传日期：2009-05-15 16:30:45
上 传 者：
biacksatan
说明： 数字相位表，实现两个信号的鉴相。输入信号，输出相位差
(VHDL、ISE、MODELSIM )
文件列表:
1\pcb\PM.Bkp (1234944, 2007-07-04)
1\pcb\PM.DDB (1234944, 2007-07-04)
1\ph.vhd (3306, 2007-07-05)
1\pcb (0, 2009-03-19)
1 (0, 2009-03-19)
近期下载者：
相关文件：
收藏者：