联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 下载中心 > 单片机开发 >
aes_cipher_top
aes_cipher_top
vhdl
aes_cipher_top
aes_cipher_top vhdl
4 3 2 1
下载(
6
)
赞(
0
)
踩(
0
)
评论(
0
)
收藏(
0
)
所属分类
:单片机开发
开发工具
:VHDL
文件大小
:3KB
下载次数
:6
上传日期
:2009-05-17 09:22:59
上 传 者
:
callhua1
说明: 密钥扩展模块的接口如图4.4。clk为系统时钟,kld为输入的加载信号,key为输入的128位密钥数据,wo_0, wo_1, wo_2, wo_3分别为输出的密钥列
文件列表
:
aes_cipher_top.
v
(10434, 2009-04-14)
近期下载者
:
相关文件
:
评论
:[
我要评论
] [
举报此文件
]
收藏者
: