联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 下载中心 > VHDL/FPGA/Verilog >
divider
divider
除法器
除法
VHDL 除法器
vhdl 除法
除法器 VHDL
下载(
29
)
赞(
0
)
踩(
0
)
评论(
0
)
收藏(
0
)
所属分类
:VHDL/FPGA/Verilog
开发工具
:VHDL
文件大小
:5KB
下载次数
:29
上传日期
:2009-05-30 13:33:51
上 传 者
:
yooing
说明: 8位的除法器。用VHDL语言进行设计实现。
(8-bit divider. With VHDL design languages.)
文件列表
:
divider.
doc
(25600, 2009-05-30)
近期下载者
:
相关文件
:
评论
:[
我要评论
] [
举报此文件
]
收藏者
: