FIFO
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：40
上传日期：2009-06-25 18:54:43
上 传 者：
wangkuai1986
说明： 利用Verilog实现了一个FIFO，包含几个模块文件，适合初学Verilog的朋友，含测试代码。
(Verilog achieved using a FIFO, a document contains several modules, suitable for novice Verilog friends, including test code.)
文件列表:
FIFO\counter.v (2515, 2008-10-28)
FIFO\fifo.v (3373, 2009-01-03)
FIFO\fifo_mem.v (1510, 2008-09-08)
FIFO\full_empty.v (1908, 2008-09-08)
FIFO\r_pointer.v (2068, 2008-09-08)
FIFO\tb_fifo.v (2657, 2009-01-03)
FIFO\w_pointer.v (2011, 2008-09-08)
FIFO (0, 2009-03-23)
近期下载者：
相关文件：
收藏者：