Sim_SDAIN
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：3KB
下载次数：7
上传日期：2009-08-01 01:55:48
上 传 者：
xu@sunny
说明： 并行数据转换串行数据发生VHDL程序，需要的同志可以看看是否可以用 自己写的
(Serial data in parallel data conversion process occurred in VHDL, the comrades need to see if it can be written in their own)
文件列表:
Sim_SDAIN.v (11094, 2009-06-11)
近期下载者：
相关文件：
收藏者：