TestBench
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：88KB
下载次数：87
上传日期：2009-08-09 04:08:46
上 传 者：
jialeixiaoxin
说明： 怎样写testbench
本文的实际编程环境：ISE 6.2i.03
ModelSim 5.8 SE
Synplify Pro 7.6
编程语言 VHDL
在ISE 中调用ModelSim 进行仿真
(、assert (s_cyi((DWIDTH-1)/4) = 0 )
and (s_ovi = 0 )
and (s_qutnt = conv_std_logic_vector(v_quot,DWIDTH))
and (s_rmndr = conv_std_logic_vector(v_remd,DWIDTH))
report "ERROR in division!"
severity failure )
文件列表:
TestBench.pdf (102709, 2009-03-30)
近期下载者：
相关文件：
收藏者：