timing_design_of_fpga
所属分类：VHDL/FPGA/Verilog
开发工具：PDF
文件大小：945KB
下载次数：3
上传日期：2009-08-19 13:33:40
上 传 者：
frag3170
说明： 主要是,fpga,cpld设计时的时序设计需要注意和考虑的问题
(Mainly, fpga, cpld design design need to pay attention to the timing of the issue and consider)
文件列表:
fpga经验谈.pdf (1167151, 2007-07-24)
近期下载者：
相关文件：
收藏者：