fifo
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：4KB
下载次数：291
上传日期：2009-08-31 15:53:58
上 传 者：
jom2729
说明： 同步FIFO 创建一个256x8大小的同步FIFO，并通过串口发送数据初始化FIFO，FPGA内部读取FIFO的数据通过窗口发送到PC
(FIFO)
文件列表:
FIFO_top.v (1960, 2007-12-07)
rec.v (2621, 2007-10-10)
send.v (2435, 2007-10-15)
ctrl_FIFO.v (3740, 2007-12-07)
近期下载者：
相关文件：
收藏者：