ModelSimweisijiaocheng
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1990KB
下载次数：14
上传日期：2009-10-02 15:10:15
上 传 者：
cjh12345467890
说明： modelsim 使用流程，一个记数仿真器详细设计步骤， FORCE和RUN两个命令解释，TestBench的一个例子。
(modelsim using the process, a detailed design of the emulator counting steps, FORCE, and RUN 2 command interpreter, TestBench an example.)
文件列表:
ModelSimweisijiaocheng.pdf (2046473, 2009-10-02)
近期下载者：
相关文件：
收藏者：