Verilog
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：215KB
下载次数：231
上传日期：2009-10-31 01:12:19
上 传 者：
handsomexun
说明： 异步fifo的经典写法，使用verilog语言编写的。
(Asynchronous fifo' s classic formulation, using verilog language.)
文件列表:
Simulation_and_Synthesis_Techniques_for_Asynchronous_FIFO_Design.pdf (123698, 2009-05-10)
Simulation and Synthesis Techniques for Asynchronous.pdf (140130, 2009-10-30)
近期下载者：
相关文件：
收藏者：