Project_of_digital_filter

所属分类:VHDL/FPGA/Verilog
开发工具:VHDL
文件大小:6KB
下载次数:2
上传日期:2009-11-11 15:18:26
上 传 者aaronwxh
说明:  基于VHDL硬件描述语言在QUATUSII平台中的数字滤波器工程设计
(Project_of_digital_filter)

文件列表:
12章 数字滤波器\filfiter1.quartus (261, 2003-12-19)
12章 数字滤波器\firfilter.quartus (260, 2003-12-19)
12章 数字滤波器\firfilter.vhd (717, 2003-12-19)
12章 数字滤波器\firfilter1.vhd (834, 2003-12-19)
12章 数字滤波器\fir_lut (0, 2009-09-15)
12章 数字滤波器\fir_lut\control.vhd (1307, 2003-12-19)
12章 数字滤波器\fir_lut\filter.vhd (2258, 2003-12-19)
12章 数字滤波器\fir_lut\lut.vhd (1110, 2003-12-19)
12章 数字滤波器\fir_lut\shift_add.vhd (1910, 2003-12-19)
12章 数字滤波器\iirfilter.quartus (294, 2003-12-19)
12章 数字滤波器\iirfilter.vhd (553, 2003-12-19)
12章 数字滤波器 (0, 2009-09-15)

firfilter.vhd 三阶八位的FIR firfilter1.vhd 改进的FIR fir_lut查表法FIR filter.vhd 读入数据和将串进数据变换为查表地址; lut.vhd 按输入的查表地址读出相应的数据; shift_add.vhd 将lut模块输出的数据进行移位相加,并输出最后结果; control.vhd 将以上三个模块联接起来。 iirfilter.vhd 简易的IIR

近期下载者

相关文件


收藏者