12
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：4
上传日期：2009-12-01 17:03:07
上 传 者：
yinbo
说明： 数字钟，能够显示时分秒，整点报时，差10秒整点时开始报时。
(A digital clock that can display minutes and seconds, the whole point timekeeping, poor start 10 seconds the whole point timekeeping.)
文件列表:
11.vhd (3390, 2009-12-01)
近期下载者：
相关文件：
收藏者：