state_mm
所属分类：VHDL/FPGA/Verilog
开发工具：VHDL
文件大小：1KB
下载次数：12
上传日期：2009-12-09 15:45:54
上 传 者：
wangyvjian
说明： 有限状态机源码，verilog语言编写。非常详细的示范了FSM状态机的编写。
(Finite state machine source code, verilog language. A very detailed model of the FSM state machine preparation.)
文件列表:
state_mm.v (3276, 2008-10-19)
近期下载者：
相关文件：
收藏者：