很疯狂 在 2018-05-25 21:27:02 上传
说明:用ISE软件编写程序语言,在FPGA开发板上实现seg
开发平台:Verilog | 大小:32KB | 下载0次
很疯狂 在 2018-05-25 21:25:42 上传
说明:用ISE软件编写程序语言,在FPGA开发板上实现uart
开发平台:Verilog | 大小:33KB | 下载0次
很疯狂 在 2018-05-25 21:24:12 上传
说明:用ISE软件编写程序语言,在FPGA开发板上实现输出多路时钟信号
开发平台:Verilog | 大小:237KB | 下载0次
很疯狂 在 2018-05-25 21:22:33 上传
说明:用ISE软件编写程序语言,在FPGA开发板上使用键盘按键
开发平台:Verilog | 大小:119KB | 下载0次
valo 在 2018-05-25 07:11:00 上传
说明:network intrusion detection encoders
开发平台:WINDOWS | 大小:1091KB | 下载0次
wa哈哈哈 在 2018-05-24 21:14:23 上传
说明:很经典的例程,适合初学者参考。分享给和我一样刚刚接触FPGA的人,一起学习,一起进步。
开发平台:VHDL | 大小:169KB | 下载0次
AN1198 在 2018-05-24 17:58:30 上传
说明:详细介绍了在FPGA中如何把浮点数以定点整数的方式进行数据运算
开发平台:Verilog | 大小:17KB | 下载0次
yueb111 在 2018-05-23 16:36:29 上传
说明:FPGA Verilog的135个经典设计实例
开发平台:VHDL | 大小:7102KB | 下载0次
yueb111 在 2018-05-23 16:28:42 上传
说明:黑金开发板 FPGA Verilog教程
开发平台:VHDL | 大小:19206KB | 下载0次
南瓜家梯 在 2018-05-22 10:57:37 上传
说明:FPGA硬件抽象层的路由配置设计与实现,内容详细
开发平台:Others | 大小:694KB | 下载0次
南瓜家梯 在 2018-05-22 10:55:46 上传
说明:用FPGA设计SCA相关规范,内容详细可靠
开发平台:PDF | 大小:139KB | 下载0次
gandulal 在 2018-05-21 22:57:12 上传
说明:linux in usb for bluetooth
开发平台:LINUX | 大小:354KB | 下载0次
gandulal 在 2018-05-21 22:56:08 上传
说明:bluetooth in usb for linux
开发平台:LINUX | 大小:111KB | 下载0次
gandulal 在 2018-05-21 22:50:06 上传
说明:USB BLUETOOTH WLAN WIFI
开发平台:LINUX | 大小:272KB | 下载0次
gandulal 在 2018-05-21 22:44:36 上传
说明:USB BLUETOOTH AND USB
开发平台:LINUX | 大小:903KB | 下载0次
MR郭 在 2018-05-21 21:23:17 上传
说明:FPGA实现基于cordic算法的指数函数的程序
开发平台:VHDL | 大小:1KB | 下载0次
yyso 在 2018-05-21 08:48:07 上传
说明:本实验主要是在FPGA上实现FIR数字滤波器的功能,不仅有工程文件,还具有论文资料。
开发平台:Verilog | 大小:13701KB | 下载0次
男儿当自强 在 2018-05-20 15:02:46 上传
说明:ip核ROM的调用,配置输入与测试文件,代码仿真等
开发平台:VHDL | 大小:307KB | 下载0次
小小七七 在 2018-05-19 18:06:18 上传
说明:t887y645tyudftytyrtyrffytftfufgfrte
开发平台:ASP | 大小:2024KB | 下载0次
AliReza2002 在 2018-05-19 16:15:09 上传
说明:Code of VHDL for Full_Adder
开发平台:VHDL | 大小:205KB | 下载0次
aqu2008 在 2018-05-19 14:58:55 上传
说明:通过VHDL实现了UDP IP接口协议,在开源代码的基础上增加了wapper,方便在verilog工程中调用,亲测可用。
开发平台:VHDL | 大小:47KB | 下载0次
youshuai423 在 2018-05-17 09:42:46 上传
说明:用Altera公司的FPGA编写了一个上升延迟的程序,用于PWM控制时生成死区时间,防止上下管同时导通击穿
开发平台:Verilog | 大小:4892KB | 下载0次
lunaticlili 在 2018-05-17 09:17:34 上传
说明:通过串口调试程序输入字符串,进入FPGA开发板,通过VGA显示到液晶屏幕上
开发平台:VHDL | 大小:4575KB | 下载0次
youshuai423 在 2018-05-17 09:05:41 上传
说明:从外部传输1-9的数字给FPGA,处理后由数码管显示出来
开发平台:Verilog | 大小:3101KB | 下载0次
byronlee 在 2018-05-17 02:57:39 上传
说明:对verilog语言开发讲述的比较易懂详细。适合入门。
开发平台:Verilog | 大小:13146KB | 下载0次
lisen12358 在 2018-05-16 21:56:26 上传
说明:实现串口传输, 非常好用的资料,亲测好用,用的平台是赛灵斯的芯片
开发平台:VHDL | 大小:885KB | 下载0次
小白龙008 在 2018-05-16 21:10:56 上传
说明:Verilog 设计低通滤波器电路t, 并用 Modesim 仿真, FPGA 综合.
开发平台:VHDL | 大小:4173KB | 下载4次
小白龙008 在 2018-05-16 21:05:35 上传
说明:Verilog设计巴克码电路,并用Modesim 仿真,FPGA综合
开发平台:VHDL | 大小:4606KB | 下载0次
胡小志 在 2018-05-15 20:25:41 上传
说明:ADC0809基于FPGA的控制代码,采样控制代码
开发平台:VHDL | 大小:1KB | 下载0次
spinz 在 2018-05-15 20:10:51 上传
说明:基于verilog的FPGA数字时钟,用ISE建的工程
开发平台:Verilog | 大小:795KB | 下载1次