sh-1993 在 2024-03-28 05:11:58 上传
说明:该项目首先使用VHDL和Xilinx Vivado 2018.3描述数字电路。然后使用低功耗技术优化电路。测试各种策略,如注册、时钟门控和混合方法,以找到最佳解决方案。
开发平台:VHDL | 大小:0KB | 下载0次
sh-1993 在 2024-03-26 19:16:29 上传
说明:GLay:一种以顶点为中心的可重构图形处理覆盖
开发平台:SystemVerilog | 大小:0KB | 下载0次
sh-1993 在 2024-03-25 01:19:40 上传
说明:Arduino MKR Vidor 4000的NES模拟器
开发平台:C | 大小:0KB | 下载0次
sh-1993 在 2024-03-25 23:43:51 上传
说明:开源DDR3控制器
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-03-25 11:03:50 上传
说明:HWToolkit(基于Python的硬件构造框架)示例
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-03-23 04:19:38 上传
说明:FPGA的阴影
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-03-22 23:05:29 上传
说明:Processador RISC-V multi-ciclo com实现了RV32I construído em alguns dias de folga。
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-03-18 01:34:14 上传
说明:Verilog中在Digilent ArtyS7-50 FPGA板上运行的 React计时器项目
开发平台:Tcl | 大小:0KB | 下载0次
sh-1993 在 2024-03-18 16:20:37 上传
说明:神经网络:使用VHDL在FPGA中对人工神经网络进行硬件加速。
开发平台:VHDL | 大小:0KB | 下载0次
sh-1993 在 2024-03-15 10:16:34 上传
说明:爱卡仕对欧盟资助的特里斯坦项目的捐款
开发平台:Java | 大小:0KB | 下载0次
sh-1993 在 2024-03-14 16:51:11 上传
说明:我自己的FPGA架构用VHDL模拟,在PCB上用7400逻辑实现。
开发平台:VHDL | 大小:0KB | 下载0次
sh-1993 在 2024-03-10 16:23:44 上传
说明:PC控制的节拍器FPGA实现
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-03-07 09:44:18 上传
说明:根据NIST 800-22测试通过振荡环实现和评估FPGA RNG
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-03-05 09:57:25 上传
说明:用于EDA后期合成流程开发的结构化网络列表API(及更多)
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-03-04 21:17:13 上传
说明:基于LiteX SoC的开源逻辑分析仪
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-03-05 12:02:16 上传
说明:该项目实现了具有单端口RAM块的SPI(串行外围接口)从机模块。SPI从机模块从主设备接收数据,并与单端口RAM通信以存储和检索数据。
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-03-04 22:53:52 上传
说明:Allo:一种可组合加速器设计的编程模型
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-03-02 05:43:35 上传
说明:一些很棒的公共NVIDIA CUDA、TensorRT、AMD ROCm和FPGA项目的集合。
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-03-01 08:54:47 上传
说明:最小面积RISC-V内核,具有可扩展到1、2、4或8位的数据路径和流形变体。
开发平台:SystemVerilog | 大小:0KB | 下载0次
sh-1993 在 2024-02-29 23:52:37 上传
说明:VHDL和数字逻辑简介-Basys 3和Vivado项目库
开发平台:Tcl | 大小:0KB | 下载0次
sh-1993 在 2024-02-27 08:03:42 上传
说明:verilog模板
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-02-27 13:28:56 上传
说明:GECCO是一种基于单个MLP和图卷积层的轻量级图像分类器。我们发现,与其他最先进的模型相比,我们的模型可以实现高达16倍的延迟。我们模型的论文可以在https:arxiv.org abs 2402.00564上找到
开发平台:Python | 大小:0KB | 下载0次
sh-1993 在 2024-02-20 12:58:52 上传
说明:Zybo板的PYNQ
开发平台:Tcl | 大小:0KB | 下载0次
sh-1993 在 2024-02-22 15:03:11 上传
说明:本项目由DE2-115、OpenMV、HC-05实现
开发平台:Verilog | 大小:0KB | 下载0次
sh-1993 在 2024-02-23 05:15:43 上传
说明:Tang Mega-138K专业RGMII
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-02-23 18:29:18 上传
说明:帧的完整代码库
开发平台:C | 大小:0KB | 下载0次
sh-1993 在 2024-02-24 02:52:19 上传
说明:一些很棒的公共NVIDIA CUDA、CUDNN、TensorRT、AMD ROCm和FPGA项目的集合。
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-02-23 13:46:58 上传
说明:Tang-Mega-138K-Pro-IIS-SinWave公司
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-02-22 19:33:30 上传
说明:vhdl在vga颈椎和椎间盘上的显示
开发平台:Others | 大小:0KB | 下载0次
sh-1993 在 2024-02-22 15:03:39 上传
说明:在我的学术生涯中实现的算法
开发平台:Jupyter Notebook | 大小:0KB | 下载1次