luke28 在 2017-12-18 00:21:34 上传
说明:简易频谱仪 256位 采用了直接数字频率合成技术(DDS)和计算机控制技术,选择美国Analog Devices公司的高度集成DDS芯片AD9851和AT89S52单片机作为控制器件,设计了一种基于DDS的程控信号发生器。用C语言进行了软件应用设计。实验结果表明,该信号发生器能较好地产生较高稳定度的激励信号,具有较高的实用价值。
开发平台:WINDOWS | 大小:7152KB | 下载0次
wow111 在 2017-12-17 20:55:31 上传
说明:8位计数器,可以实现计数器的相关功能,内涵verilog文件和testbench文件
开发平台:Vivado | 大小:14KB | 下载0次
zhr1995yx 在 2017-12-17 20:48:22 上传
说明:cordic算法,实现加减乘除、幂次方、开方的运算
开发平台:Verilog | 大小:229KB | 下载0次
iceiceice333 在 2017-12-17 19:02:28 上传
说明:VERILOG编程指导书,针对于vivado编程应用
开发平台:Verilog | 大小:3182KB | 下载0次
棨戟kv 在 2017-12-17 15:14:59 上传
说明:ad转换模块hx711用FPGA的驱动实现
开发平台:Verilog | 大小:380KB | 下载0次
hichemhamdi 在 2017-12-17 03:09:41 上传
说明:course sensor with amplifier
开发平台:WINDOWS | 大小:1495KB | 下载0次
马尔科姚 在 2017-12-16 18:28:15 上传
说明:spi-slave通信的vhdl实现及其仿真
开发平台:VHDL | 大小:743KB | 下载0次
blore 在 2017-12-16 14:43:33 上传
说明:VHDL IEEE 2016,2017 Project List
开发平台:VHDL | 大小:222KB | 下载0次
西早 在 2017-12-16 01:51:06 上传
说明:比较混乱 参考价值不大 慎重慎重慎重慎重 急用别进
开发平台:LINUX | 大小:4KB | 下载0次
西早 在 2017-12-16 01:45:53 上传
说明:VHDL编写的分频器和数码管轮流点亮程序
开发平台:LINUX | 大小:1KB | 下载0次
西早 在 2017-12-16 01:35:22 上传
说明:状态机简单程序轮流点亮LED小灯采用米勒型状态机
开发平台:VHDL | 大小:1KB | 下载0次
Tom1215 在 2017-12-15 22:52:26 上传
说明:The architecture greatly influenced later RISC architectures such as Alpha. As of April 2017, MIPS processors are used in embedded systems such as residential gateways and routers.
开发平台:C-C++ | 大小:43KB | 下载0次
Tom1215 在 2017-12-15 22:50:41 上传
说明:MIPS is a reduced instruction set computer (RISC) instruction set architecture (ISA)[1]:A-1[2]:19 developed by MIPS Technologies (formerly MIPS Computer Systems). The early MIPS architectures were 32-bit, with 64-bit versions added later.
开发平台:C-C++ | 大小:24KB | 下载0次
及个 在 2017-12-15 21:11:21 上传
说明:每一个时钟(clk_100m)上升沿,判断写请求信号是否为高电平,如果为高电平,那么就将数据线上的数据写入FIFO,然后在下一个时钟上升沿,wrf_use增加1,表示FIFO队列里的数据增加了一个。 细心的朋友可能会发现,其实在这一过程中,读请求信号一直为高电平,仔细分析这两张图片,大概可以得出如下判断: 在每个读时钟的上升沿,首先判断读请求信号是否为高电平,若为高电平,再判断FIFO是否为空,如果不为空,那么在下一个read_clock的上升沿将数据读出
开发平台:Verilog | 大小:46KB | 下载0次
Thealeh 在 2017-12-15 14:17:49 上传
说明:uart串口接收程序,实现基于Rs232传输线的数据的接收。
开发平台:Verilog | 大小:2938KB | 下载0次
yanyan5927 在 2017-12-15 13:27:12 上传
说明:串口通信程序,用于fpga的串口收发,并讲解了串口通信原理。
开发平台:Verilog | 大小:102KB | 下载0次
wanna丶 在 2017-12-15 10:16:45 上传
说明:verilog的pcm实现,程序书写规范,值得学习。
开发平台:Verilog | 大小:5241KB | 下载0次
vickbupt 在 2017-12-14 21:59:33 上传
说明:Ezidebug 支持Xilinx,chipscope 寄存器链插入、数据采集和导出、重建testbench和软件仿真验证
开发平台:C-C++ | 大小:332KB | 下载0次
zhouzhiyuan 在 2017-12-14 20:24:05 上传
说明:使用quartusII实现verilog的流水灯编程
开发平台:Verilog | 大小:1297KB | 下载0次
li 234 在 2017-12-14 18:05:51 上传
说明:vhdl编写的十进制计数器,名字叫count10,已配好引脚
开发平台:VHDL | 大小:1389KB | 下载1次
eddiehebin2017 在 2017-12-14 17:14:34 上传
说明:PHY相关的用法,主要用于PCIE结构下的说明
开发平台:VHDL | 大小:209KB | 下载0次
aydinmustafa09 在 2017-12-14 16:43:04 上传
说明:i2c master controller
开发平台:VHDL | 大小:91KB | 下载1次
tttii 在 2017-12-14 15:53:01 上传
说明:对fpga中的按键,防摔等部分进行消除抖动
开发平台:Verilog | 大小:1KB | 下载0次
tttii 在 2017-12-14 15:46:27 上传
说明:SCAS `89 基准电路下载,包括Verilog和VHDL格式。verilog格式30个文件:包括S1238、S13207等;
开发平台:Vivado | 大小:2520KB | 下载0次
我的期待啊 在 2017-12-14 12:35:23 上传
说明:利用QuartusⅡ6.0对所设计的出租车计费器的VHDL代码进行仿真,并在FPGA数字实验系统上实现了该控制。
开发平台:VHDL | 大小:18KB | 下载0次
aikannba 在 2017-12-14 11:11:32 上传
说明:ddr3控制器,速率可达1Gbps,语言使用verilog,已经加入tb
开发平台:Verilog | 大小:33KB | 下载1次
许大牛 在 2017-12-14 09:52:24 上传
说明:VHDL实现spi,从机实现方法,实现32个bit传输,单向传输。
开发平台:VHDL | 大小:1KB | 下载0次
月月1234 在 2017-12-14 09:10:59 上传
说明:基于FPGA的一个LCD显示的网费计价系统设计
开发平台:WINDOWS | 大小:3KB | 下载0次
kutti 在 2017-12-13 23:58:23 上传
说明:Floating Point FP multiplication is widely used in large set of scientific and signal processing computation. Multiplication is one of the common arithmetic operations in these computations. A high speed floating point double precision multiplier is implemented on a Virtex 6 FPGA. In addition, the proposed design is compliant with IEEE 754 format and handles over flow, under flow, rounding and various exception conditions. The design achieved the operating frequency of 414.714 MHz with an area of 648 slices.
开发平台:Verilog | 大小:51KB | 下载0次
kutti 在 2017-12-13 23:53:22 上传
说明:We present an efficient hardware architecture design & implementation of Advanced Encryption Standard AES Rijndael cryptosystem. The AES algorithm defined by the National Institute of Standard and Technology NIST of United States has been widely accepted. All the cryptographic algorithms developed can be implemented with software or built with pure hardware. However with the help of Field Programmable Gate Arrays FPGA we tend to find expeditious solution and which can be easily upgraded to integrateany concordat changes. This contribution investigates the AES encryption and decryption cryptosystem with regard to FPGA and Very High Speed Integrated Circuit Hardware Description language VHDL. Optimized and Synthesizable VHDL code is developed for the implementation of both 128-bit data encryption and decryption process.
开发平台:Verilog | 大小:27KB | 下载0次
标签: