imax16041998 在 2019-05-23 16:29:53 上传
说明:this source design couter 16 bit by VHDL code
开发平台:VHDL | 大小:208KB | 下载0次
imax16041998 在 2019-05-23 16:28:34 上传
说明:this source design i2c by VHDL code
开发平台:VHDL | 大小:45KB | 下载0次
imax16041998 在 2019-05-23 16:23:29 上传
说明:this source design shift register by vhdl code
开发平台:VHDL | 大小:16KB | 下载0次
chengzijun 在 2019-05-23 15:40:44 上传
说明:The FPGA-based keyboard design is a simple product design that was previously learned.
开发平台:C/C++ | 大小:3959KB | 下载0次
linlindd 在 2019-05-23 13:08:41 上传
说明:eda时钟分频控制交通灯用数码管显示倒计时
开发平台:C/C++ | 大小:130KB | 下载0次
marziye 在 2019-05-22 19:23:18 上传
说明:mano processor schematich with ise
开发平台:Processing | 大小:4095KB | 下载0次
marziye 在 2019-05-22 19:17:18 上传
说明:counter 4 bit with vhdl for fpga
开发平台:VHDL | 大小:162KB | 下载0次
marziye 在 2019-05-22 19:13:14 上传
说明:alu 8 bit with vhdl
开发平台:VHDL | 大小:117KB | 下载0次
Kong_1994 在 2019-05-22 16:04:11 上传
说明:Xilinx ISE 平台下,实现24位真彩图像灰度转换
开发平台:Verilog | 大小:9234KB | 下载0次
小剑剑健 在 2019-05-22 12:38:23 上传
说明:FPGA控制数码管显示程序,使用黑金AX401FPGA开发板,很简单
开发平台:Verilog | 大小:1716KB | 下载0次
shouyayun 在 2019-05-22 11:12:51 上传
说明:实现cameralink,通过xilinx 生怕日天系列实现多路decameralin
开发平台:Verilog | 大小:25KB | 下载0次
z*z 在 2019-05-22 10:37:38 上传
说明:这是一个按键检测的简单程序,包含例子,采用verilog编写。
开发平台:Verilog | 大小:1KB | 下载0次
盒盒 在 2019-05-21 17:39:36 上传
说明:Jtag verilog code, this file with verilog language describes the functions of jtag
开发平台:Verilog | 大小:876KB | 下载0次
ls_ustc 在 2019-05-21 04:36:43 上传
说明:实现多周期的简单MIPS CPU.目前支持3类指令的各一小部分。
开发平台:Verilog | 大小:23534KB | 下载0次
tutu321 在 2019-05-20 12:03:36 上传
说明:SPI总线控制代码,带有注释,仿真验证通过
开发平台:Verilog | 大小:1KB | 下载0次
vanperhieu2310 在 2019-05-20 11:13:27 上传
说明:how can i do it now>>>>
开发平台:C/C++ | 大小:22706KB | 下载0次
西电小勇 在 2019-05-19 22:37:59 上传
说明::设计一个1MHz的FIR低通滤波器。 ① 时钟信号频率16MHz; ② 输入信号位宽8bits,符号速率16MHz;
开发平台:Verilog | 大小:51KB | 下载0次
我为秋香 在 2019-05-19 14:03:05 上传
说明:卡拉OK 混音程序 将两种音频混合输出 用Verilong语言编写
开发平台:VHDL | 大小:51KB | 下载1次
Pine1 在 2019-05-19 11:30:20 上传
说明:对序列10010进行探测,探测到之后电位拉高
开发平台:Verilog | 大小:1KB | 下载0次
Pine1 在 2019-05-19 11:25:48 上传
说明:32位全加器设计,插入流水线,实现各数据同步
开发平台:Verilog | 大小:4KB | 下载0次
王贤 在 2019-05-18 23:04:53 上传
说明:波形采集的FPGA代码,在命令控制下采集ADC波形,采用FIFO进行存储和输出,包括连续采集和 单次触发采集。
开发平台:VHDL | 大小:5KB | 下载0次
umbrella0923 在 2019-05-18 17:19:59 上传
说明:使用VHDL语言写的程序,利用SPI协议实现串并转换电路
开发平台:VHDL | 大小:4366KB | 下载0次
umbrella0923 在 2019-05-18 17:18:39 上传
说明:使用VHDL语言写的程序,利用SPI协议实现并串转换电路
开发平台:VHDL | 大小:4320KB | 下载0次
umbrella0923 在 2019-05-18 17:16:46 上传
说明:使用VHDL语言编写程序产生正弦波,内含testbench文件,已在modelsim上仿真过
开发平台:VHDL | 大小:4335KB | 下载0次
umbrella0923 在 2019-05-18 17:14:21 上传
说明:使用VHDL语言编写程序产生方波,内含testbench文件,已在modelsim上仿真过
开发平台:VHDL | 大小:4215KB | 下载0次
umbrella0923 在 2019-05-18 17:12:56 上传
说明:使用VHDL语言编写程序产生三角波,内含testbench文件,已在modelsim上仿真过
开发平台:VHDL | 大小:4235KB | 下载0次
umbrella0923 在 2019-05-18 17:10:36 上传
说明:使用VHDL语言编写程序产生锯齿波,内含testbench文件,已经在modelsim上仿真过。
开发平台:VHDL | 大小:4205KB | 下载0次
Qwerty909 在 2019-05-18 14:11:18 上传
说明:Embedded SCM develop
开发平台:Asm | 大小:450KB | 下载0次
papabbb 在 2019-05-17 19:49:04 上传
说明:FPGA设计指导和编程设计环境介绍,是FPGA设计很好的参考资料
开发平台:Verilog | 大小:2129KB | 下载0次
zqqSuarez9 在 2019-05-17 16:49:57 上传
说明:verilog100进制计数器,层次结构。语言或图形顶层模块。
开发平台:Verilog | 大小:135KB | 下载1次
标签: