fdafdsjak 在 2020-07-10 18:14:53 上传
说明:在可以使蜂鸣器播放音乐的基础上, 增加播放音乐的数量, 要求播放的音乐 在三首以上。 在数码管上显示当前播放的音乐是第几首, 并使播放的音乐在数码管显示屏 上进行滚动(例如,当播放第一首歌曲使,数码管显示 000001,并且 1 由右向 左依次显示,其余位置为 0),当蜂鸣器播放下一首歌时,数码管的显示可以立 即加一,并且仍然由右向左滚动。
开发平台:Verilog | 大小:867KB | 下载0次
zhangxiangwei 在 2020-07-09 20:02:52 上传
说明:MIPS汇编程序和运行时模拟器。MARS是一个轻量级的交互式开发环境(IDE),用于使用MIPS汇编语言进行编程,旨在与Patterson和Hennessy的计算机组织和设计一起用于教育级别。
开发平台:Verilog | 大小:3888KB | 下载0次
ddsdaa 在 2020-07-09 17:08:03 上传
说明:高性能异步FIFO,使用格雷码进行空满判断
开发平台:Verilog | 大小:422KB | 下载0次
茶叶2222 在 2020-07-09 16:56:28 上传
说明:ntfs-3g 移植代码,用于移植ntfs功能
开发平台:C/C++ | 大小:317KB | 下载0次
Seatsnady 在 2020-07-09 16:43:37 上传
说明:vga for de2 that shows a blue screen
开发平台:VHDL | 大小:499KB | 下载0次
mahan2017 在 2020-07-09 01:42:21 上传
说明:This is a method of reading the Device DNA from the PL for Zynq 7000 devices wrapped in an AXI interface for easy MMIO access on the PS.
开发平台:Verilog | 大小:90KB | 下载0次
匿名song 在 2020-07-08 15:42:53 上传
说明:使用VHDL语言实现一个简易CPU,并能够正确运行
开发平台:VHDL | 大小:319KB | 下载0次
MedYak 在 2020-07-08 03:36:25 上传
说明:William Kafig - VHDL 101_ Everything you need to know to get started-Newnes (2011)
开发平台:VHDL | 大小:5336KB | 下载1次
MedYak 在 2020-07-08 03:33:10 上传
说明:Realization of Cordic Algorithm in DDS
开发平台:VHDL | 大小:518KB | 下载0次
MedYak 在 2020-07-08 03:27:18 上传
说明:Simulink to Vhdl Cordic Core
开发平台:VHDL | 大小:7939KB | 下载0次
MedYak 在 2020-07-08 03:24:10 上传
说明:Cordic Documentation
开发平台:VHDL | 大小:666KB | 下载0次
psg.lgd.ameame 在 2020-07-07 19:11:53 上传
说明:VHDL电子钟,有闹钟模块,建议使用原理图编程
开发平台:VHDL | 大小:167KB | 下载0次
kkkii 在 2020-07-07 15:14:03 上传
说明:vhdl电子钟 包含计数,闹钟以及时间调整功能
开发平台:Quartus II | 大小:59KB | 下载0次
sidds 在 2020-07-07 11:04:09 上传
说明:this is a 3 phase PLL program
开发平台:C++ Builder | 大小:607KB | 下载0次
AY3225 在 2020-07-06 20:56:57 上传
说明:sd卡读写的测试完整工程文件分享,需要自取
开发平台:Verilog | 大小:6KB | 下载0次
lw1997 在 2020-07-06 10:36:49 上传
说明:用Verilog实现数字脉宽调制模块,主要模块有锁相环、计数器、多路选择器
开发平台:Vivado | 大小:489KB | 下载0次
Magnolia__ 在 2020-07-05 08:06:39 上传
说明:LED分组密码算法的Verilog实现,通过modelsim功能仿真
开发平台:Verilog | 大小:6696KB | 下载0次
gustavoChichanoski 在 2020-07-05 07:35:06 上传
说明:Code teste of ML605
开发平台:C/C++ | 大小:579KB | 下载0次
上的啥 在 2020-07-04 19:18:18 上传
说明:verilog实现regfiles,可直接下板,数字逻辑实验
开发平台:Verilog | 大小:340KB | 下载0次
上的啥 在 2020-07-04 19:15:31 上传
说明:蓝牙连接的手弹电子琴,可直接下板,verilog语言
开发平台:Verilog | 大小:848KB | 下载0次
叫我小白呀 在 2020-07-04 08:47:36 上传
说明:非常有用的verilog的150个经典编程实例
开发平台:WORD | 大小:111KB | 下载2次
黄sir2 在 2020-07-03 21:50:22 上传
说明:文档中包括了spi工作在从模式下的verilog代码,还有测试文件testbench文件。
开发平台:Verilog | 大小:1KB | 下载2次
CharonA 在 2020-07-02 21:45:28 上传
说明:自适应滤波器,基于PGA与VHDL语言,完整工程
开发平台:VHDL | 大小:5452KB | 下载0次
CharonA 在 2020-07-02 21:38:59 上传
说明:基于FPGA的分频器,使用语言为VHDL
开发平台:VHDL | 大小:9432KB | 下载0次
CharonA 在 2020-07-02 21:35:55 上传
说明:9999进制计数器,fpga,VHDL,硬件描述语言
开发平台:VHDL | 大小:913KB | 下载0次
去微软111 在 2020-07-02 16:17:47 上传
说明:iic配置eeprom,并且可以做到读写通用,传输速度可以自由修改,大大减少io
开发平台:VHDL | 大小:4KB | 下载2次
Gloriaaaaa 在 2020-07-02 16:15:57 上传
说明:串口通信vivado实现,带有仿真文件,可实现数据收发
开发平台:Vivado | 大小:866KB | 下载1次
嘿嘿!!!!!! 在 2020-07-02 11:03:44 上传
说明:就是一个用maxplus2做的4位全加器啦
开发平台:HTML | 大小:178KB | 下载0次
wangxiaoqiang1234 在 2020-07-01 20:08:13 上传
说明:利用Verilog实现了一个简单的ram,包括实验报告latex代码与modelsim仿真工程
开发平台:Verilog | 大小:1210KB | 下载0次
TATAZZQ 在 2020-07-01 10:42:56 上传
说明:MXIC 8XIO NOR FLASH model
开发平台:Verilog | 大小:36KB | 下载0次
标签: