fj花落无声 在 2019-03-25 21:59:57 上传
说明:基于xilinx公司的vivado软件的DDR3读写程序
开发平台:Verilog | 大小:17096KB | 下载0次
麒零丿空 在 2019-03-25 21:40:10 上传
说明:利用高速口GTX进行快速的数据传输,包括接受和发送模块,用途广泛
开发平台:Verilog | 大小:4189KB | 下载0次
麒零丿空 在 2019-03-25 21:36:33 上传
说明:利用OV7670摄像头模组图像放大的上板文件,仅供参考
开发平台:Quartus II | 大小:25846KB | 下载0次
麒零丿空 在 2019-03-25 21:31:41 上传
说明:利用OV7670摄像头模组对640*480分辨率的图像放大到1024*768分辨率的图像
开发平台:Verilog | 大小:77KB | 下载0次
麒零丿空 在 2019-03-25 21:24:12 上传
说明:HDMI显示的源代码,可供参考,接受和发送数据的源代码
开发平台:Verilog | 大小:42KB | 下载0次
麒零丿空 在 2019-03-25 21:19:33 上传
说明:本资料包对应的硬件模块为OV5640V2摄像头模组,该模组在PCB板背面有ACM5640_V2字样。2018年4月26日之前购买的OV5640模块非ACM5640_V2,引脚顺序不一样,如果之前的客户需要使用本资料包中的实例代码,请对照资料包中提供的“ATK-OV5640模块引脚分配”表修改引脚分配后重新编译工程。
开发平台:Verilog | 大小:1506KB | 下载0次
黑鱼秋水 在 2019-03-25 12:54:26 上传
说明:基于fpga的hdmi彩条输出实验 , 彩条生成模块加上hdmi编码器,输出TMDS信号接到显示器即可看到彩条。 可以调整输出分辨率
开发平台:Verilog | 大小:1542KB | 下载0次
gloria0987 在 2019-03-24 10:37:47 上传
说明:This is a example of this is a uart
开发平台:VHDL | 大小:1464KB | 下载0次
gloria0987 在 2019-03-24 10:34:13 上传
说明:this is a example of fsm
开发平台:VHDL | 大小:7KB | 下载0次
gloria0987 在 2019-03-24 10:33:44 上传
说明:This is a example of ALU
开发平台:VHDL | 大小:26KB | 下载0次
gloria0987 在 2019-03-24 10:24:46 上传
说明:this is a explication, how create a fsm
开发平台:VHDL | 大小:36KB | 下载0次
gloria0987 在 2019-03-24 10:19:54 上传
说明:This is ALU, have content multiplexor with using logics
开发平台:VHDL | 大小:746KB | 下载0次
dsuresh 在 2019-03-23 22:38:24 上传
说明:Non return to zero converter
开发平台:Others | 大小:639KB | 下载0次
dsuresh 在 2019-03-23 22:30:31 上传
说明:vhdl viterbi decoder
开发平台:Others | 大小:492KB | 下载0次
小泥鳅精 在 2019-03-23 20:58:29 上传
说明:ov5640摄像头图像采集及通过VGA显示
开发平台:VHDL | 大小:5950KB | 下载2次
zw233 在 2019-03-23 16:57:52 上传
说明:Verilog的国际标准,英文。方便开发时查询
开发平台:PDF | 大小:3033KB | 下载1次
wangshouli414 在 2019-03-23 09:30:38 上传
说明:uart串口收发模块,,主要包括了2个单独模块:收和发的verilog源码
开发平台:Verilog | 大小:1KB | 下载0次
JUNGLE2018 在 2019-03-23 01:17:08 上传
说明:dds信号发生器,可产生正弦信号。锯齿波,梯形波
开发平台:Verilog | 大小:3342KB | 下载0次
RockyMa 在 2019-03-22 23:34:53 上传
说明:1.利用Verilog HDL语言设计一个简单的双向路口交通灯控制系统。 2.说明: 这里设计的一个交通控制系统具有紧急状态、测试状态和正常工作三种状态。紧急状态用于处理一些突发的状态,如戒严等,此时双向路口禁止通行;测试状态可用于检测信号灯和数码管的硬件是否正常;正常工作状态则用于双向路口的信号灯控制。
开发平台:Verilog | 大小:9452KB | 下载0次
RockyMa 在 2019-03-22 23:28:15 上传
说明:1. 利用一位半加器设计八位全加器 2. 进行功能仿真
开发平台:Verilog | 大小:678KB | 下载0次
RockyMa 在 2019-03-22 23:21:55 上传
说明:1.参考奇偶校验/产生模块和4位并入串出移位寄存器模块,设计实现UART串口发送/接收器。 2.发送模块:发送模块的功能是将并行8位数据以串行的形式发送出去,每一组的串行数据加上奇偶校验位,开始位和停止位。 3.接收模块:接收模块的功能是接收发送模块输出的串行数据,并以并行的方式将数据送入存储器。
开发平台:Verilog | 大小:5232KB | 下载0次
pandaxiong 在 2019-03-22 22:59:14 上传
说明:dpsk非相关解调FPGA代码,可以搜索到同步点后进行非相关解调,包括整个项目工程,可以直接在ISE中打开进行仿真和测试。
开发平台:Verilog | 大小:11504KB | 下载0次
Zhongzi123 在 2019-03-22 22:26:43 上传
说明:spi串行输出ADC——AD7989的verilog源代码。
开发平台:Verilog | 大小:1KB | 下载0次
Zhongzi123 在 2019-03-22 22:24:20 上传
说明:AXI4-Lite总线的主从机读写,例程及代码
开发平台:Vivado | 大小:12186KB | 下载0次
Zhongzi123 在 2019-03-22 22:20:38 上传
说明:18位逐次逼近型串行ADC LTC2379的ip核,VHDL
开发平台:VHDL | 大小:1KB | 下载0次
Zhongzi123 在 2019-03-22 22:04:46 上传
说明:14位125MSPS高速adcLTC2145的ip核,VHDL语言
开发平台:VHDL | 大小:4KB | 下载0次
PC130 在 2019-03-22 11:20:58 上传
说明:正点原子例程,在FPGA上应用DHT11传感器进行温湿度数据采集例程。
开发平台:VHDL | 大小:13666KB | 下载0次
OneHund 在 2019-03-21 21:54:07 上传
说明:H264解码的VHDL代码实现,在MODELSIM上仿真通过
开发平台:VHDL | 大小:7455KB | 下载2次
q684351852 在 2019-03-20 19:25:23 上传
说明:I2C verilog code I2C僅使用兩個雙向開漏線,串列資料線(SDA)和串列時鐘線(SCL),上拉了電阻。使用的典型電壓是+5 V或+3.3 V(雖然其他電壓系統也是允許的)。 在I2C參考設計中,使用7位或10位(取決於所使用的裝置)位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式,但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點,並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性,例如16位元尋址。
开发平台:Verilog | 大小:5KB | 下载0次
attentionjj 在 2019-03-20 16:13:50 上传
说明:对三角波、锯齿波、方波、正弦波进行幅度频率的变化,在示波器上能够正确显示
开发平台:VHDL | 大小:4186KB | 下载0次
标签: