ts_ear 在 2017-08-19 23:13:44 上传
说明:FPGA常用逻辑的Verilog HDL语言实现,实用的FPGA开发参考资料。
开发平台:Verilog | 大小:1201KB | 下载0次
ts_ear 在 2017-08-19 23:06:42 上传
说明:FPGA VerilogHDL程序设计的150个经典实例,实用的FPGA学习与开发参考资料。
开发平台:Verilog | 大小:111KB | 下载0次
ts_ear 在 2017-08-19 23:03:40 上传
说明:VHDL语言编程的100个实例,实用的FPGA学习和开发参考资料。
开发平台:VHDL | 大小:6531KB | 下载0次
ts_ear 在 2017-08-19 22:59:32 上传
说明:FPGA Verilog HDL程序设计练习进阶,实用的FPGA学习资料。
开发平台:Verilog | 大小:368KB | 下载0次
sevenir 在 2017-08-19 22:53:33 上传
说明:CRC 32bit parallel generator
开发平台:Verilog | 大小:2KB | 下载0次
ts_ear 在 2017-08-19 22:53:00 上传
说明:FPGA全程进阶-实战实练,实用的FPGA学习资料。
开发平台:Verilog | 大小:12033KB | 下载0次
neijuipeihen 在 2017-08-19 16:28:54 上传
说明:Prediction Error Method for Parameter Identification - the idea of relaxation, Three-phase photovoltaic inverter and network simulation, Car class-based truck driver trying to Matlab program.
开发平台:Others | 大小:4KB | 下载0次
llssyy888 在 2017-08-19 15:53:48 上传
说明:FPGA实现串口实例,实现串口的基本功能,
开发平台:Verilog | 大小:3KB | 下载0次
两棵小树 在 2017-08-19 14:41:36 上传
说明:Vivado是 Xilinx新一代针对7系列及后续 系列及后续 FPGA 的开发平台。 Vivado 2016.1是官方首个支持 是官方首个支持 win10的版本。
开发平台:VHDL | 大小:600KB | 下载0次
resonator 在 2017-08-18 16:52:55 上传
说明:cos tam nie wiem co spacja za malo liter 20
开发平台:Perl | 大小:9KB | 下载0次
天地孤影i 在 2017-08-18 10:37:05 上传
说明:使用verilog语言实现了AXI总线通信协议的从机部分
开发平台:VHDL | 大小:1KB | 下载0次
天地孤影i 在 2017-08-18 10:34:35 上传
说明:用verilog实现sd卡读写,亲测可用
开发平台:VHDL | 大小:4KB | 下载0次
天地孤影i 在 2017-08-18 10:32:27 上传
说明:以太网控制器Verilog源码(含有MAC,MII接口)
开发平台:VHDL | 大小:70KB | 下载1次
huinaosan 在 2017-08-18 09:36:28 上传
说明:Prediction Error Method for Parameter Identification - the idea of relaxation, Phased array antenna pattern (Chebyshev weights), There are detailed notes.
开发平台:Pascal | 大小:5KB | 下载0次
tbfgcty 在 2017-08-18 09:26:04 上传
说明:Rotating machinery 2-d holographic spectrum calculation, Pattern Recognition bayes discriminant analysis algorithm, Undergraduate complete set requirements refer to the standard test models.
开发平台:HTML | 大小:5KB | 下载0次
rsaeq 在 2017-08-18 09:25:10 上传
说明:PV modules contain, MPPT module, BOOST module, inverter module, Dimensional phononic crystals FDTD method calculation examples band gap, The signal spectral analysis and filtering.
开发平台:Pascal | 大小:5KB | 下载0次
rsaeq 在 2017-08-18 09:24:56 上传
说明:STM32 all the information produced by the MP3, Correlation analysis process matlab method, matlab prepared cellular automata.
开发平台:Borland C++ | 大小:4KB | 下载0次
goufuisiuban 在 2017-08-17 22:51:58 上传
说明:Import data files as input parameters matlab program is running, This function is used to calculate the arbitrary function of the first order partial derivative (numerical methods), Is a two hidden layer back propagation neural network.
开发平台:Asm | 大小:7KB | 下载0次
sunjenggeng 在 2017-08-17 22:51:02 上传
说明:Consider shadow rain attenuation and multipath effects Particle image segmentation and matching subroutines themselves are prepared, Modulated signals to calculate its density Pu-related.
开发平台:Borland C++ | 大小:4KB | 下载0次
帮主 在 2017-08-17 21:41:30 上传
说明:主要针对用VHDL语言开发FPGA编程学习资料,简单实用。
开发平台:WINDOWS | 大小:43008KB | 下载0次
kilometrix 在 2017-08-17 21:10:55 上传
说明:10/100 Base-T Ethernet PHY test for Spartan-6 on microblaze processor.
开发平台:C-C++ | 大小:11358KB | 下载0次
haoyajiao 在 2017-08-17 20:33:38 上传
说明:对M25p64caozuo操作FLASH M25p64,具有读写擦除功能。可仿真,验证通过。
开发平台:Visual C++ | 大小:493KB | 下载0次
路口射手 在 2017-08-17 19:01:33 上传
说明:基于vhdl开发的指令发送程序,实现RS422通信功能
开发平台:VHDL | 大小:2065KB | 下载0次
y勇 在 2017-08-17 17:04:45 上传
说明:测试一下 可以了吧 有20 字了应该 没问题
开发平台:WINDOWS | 大小:3743KB | 下载0次
Ni Ni 在 2017-08-17 15:13:53 上传
说明:uart hardware test in verilog
开发平台:Verilog | 大小:4208KB | 下载0次
Ni Ni 在 2017-08-17 15:11:26 上传
说明:rs232 serialtest in verilog
开发平台:Verilog | 大小:110KB | 下载0次
Ni Ni 在 2017-08-17 15:09:26 上传
说明:UART program in verilog
开发平台:Verilog | 大小:4888KB | 下载0次
yaris 在 2017-08-16 22:54:23 上传
说明:使用Basys3开发板,采用等精度测频方法实现信号的测频并通过LCD1602显示。
开发平台:Verilog | 大小:1296KB | 下载0次
abc5300322 在 2017-08-16 17:53:52 上传
说明:通过ZYNQ的PS部分读写DDR3存储器
开发平台:Verilog | 大小:21758KB | 下载0次
abc5300322 在 2017-08-16 17:51:10 上传
说明:通过ZYNQ的PS部分读写片上BRAM存储器
开发平台:VHDL | 大小:21624KB | 下载0次
标签: