LYL_COC 在 2018-11-15 17:03:03 上传
说明:OFDM_TX_CR802.11-master 802.11协议 ofdm开发
开发平台:Verilog | 大小:76KB | 下载0次
LYL_COC 在 2018-11-15 16:39:11 上传
说明:AD9361 verilog_gw300-master
开发平台:Verilog | 大小:54KB | 下载0次
LYL_COC 在 2018-11-15 16:32:20 上传
说明:dvbt cofdm系统评估代码 dvbt cofdm system code 很有参考价值
开发平台:VHDL | 大小:6048KB | 下载0次
Park_sc 在 2018-11-15 10:31:48 上传
说明:通用的补码转换原码,或者原码转换补码格式,可配置位宽。
开发平台:Verilog | 大小:710KB | 下载0次
Park_sc 在 2018-11-15 10:12:55 上传
说明:在Vivado下完成AD输入到下变频的功能,频率可配置,通用化设计。
开发平台:Verilog | 大小:5660KB | 下载0次
绣源 在 2018-11-14 22:07:21 上传
说明:FPGA测序和DDS产生各种波形程序,用Atral器件开发
开发平台:Verilog | 大小:6563KB | 下载0次
zzx_nb 在 2018-11-14 21:04:55 上传
说明:ads1256驱动代码,用verilog编写,在quartus上运行成功
开发平台:Quartus II | 大小:8512KB | 下载3次
青春祭 在 2018-11-14 18:11:04 上传
说明:两种分别用有限状态机和移位寄存器实现序列检测器功能的方法案例。
开发平台:VHDL | 大小:776KB | 下载0次
小先生2018 在 2018-11-14 15:50:34 上传
说明:1,图像缩放模块,用双三次卷积来做的。 2,实际过程中使用的模块
开发平台:Verilog | 大小:22KB | 下载8次
Yasuri Nanami 在 2018-11-14 14:53:07 上传
说明:FX3作为FPGA核心的Slave完成与PC的通信验证例程。其中引脚需要按照自己的FX3开发板进行配置。默认配置是HSC的ALTERA开发板,EP4CE22F17C8+CYUSB3014。 同步FIFO传输,使用CyConsole验证通过。内附SignalTapII观察波形。
开发平台:Verilog | 大小:11337KB | 下载1次
tosaodjao 在 2018-11-14 13:04:38 上传
说明:The hex counter is designed as vhdl. I hope it helps a lot.
开发平台:VHDL | 大小:66KB | 下载0次
Mola998 在 2018-11-14 00:07:59 上传
说明:基于fpga的信号发生器,使用dds 频率合成生成多种波形
开发平台:Verilog | 大小:6241KB | 下载0次
zq729 在 2018-11-13 23:19:11 上传
说明:LCD控制VHDL程序与仿真 , FPGA驱动LCD显示中文字符“年”程序
开发平台:VHDL | 大小:4KB | 下载0次
zq729 在 2018-11-13 23:13:51 上传
说明:FPGA驱动LED静态显示,采用FPGA对LED进行静态和动态显示的数字时钟控制程序。
开发平台:VHDL | 大小:5KB | 下载0次
harini 在 2018-11-13 18:43:42 上传
说明:hi any one know this file please use this
开发平台:matlab | 大小:25KB | 下载0次
命若琴弦 在 2018-11-13 11:36:30 上传
说明:将试验板的50mhz输入信号分频,利于试验的操作与观察
开发平台:Verilog | 大小:54KB | 下载0次
苏_sir 在 2018-11-13 09:50:42 上传
说明:初学者资料,学习vhdl的好教程,经典的实用教程
开发平台:VHDL | 大小:165KB | 下载0次
charlees 在 2018-11-13 04:34:20 上传
说明:basys3 board project. fpga. vhdl code. Probably seven segment.
开发平台:VHDL | 大小:6KB | 下载0次
charlees 在 2018-11-13 04:32:49 上传
说明:vhdl code. helpful. vhdl project.
开发平台:VHDL | 大小:513KB | 下载0次
charlees 在 2018-11-13 04:31:55 上传
说明:VHDL verilog useful for school labs. eee.
开发平台:VHDL | 大小:504KB | 下载0次
charlees 在 2018-11-13 04:30:56 上传
说明:VHDL code for lab. Useful and easy.
开发平台:VHDL | 大小:364KB | 下载0次
charlees 在 2018-11-13 04:27:42 上传
说明:It's a VHDL project. Useful for school and labs.
开发平台:Vivado | 大小:567KB | 下载0次
Christhian 在 2018-11-12 22:48:37 上传
说明:gmsk modulator modules
开发平台:VHDL | 大小:1KB | 下载0次
Christhian 在 2018-11-12 22:45:36 上传
说明:GMSK vhdl generated from simulink
开发平台:VHDL | 大小:39KB | 下载0次
sherex 在 2018-11-12 19:30:03 上传
说明:this is what i wanna share
开发平台:Pascal | 大小:5631KB | 下载0次
Rahena 在 2018-11-12 15:18:58 上传
说明:sixteen bit ALU using spice software
开发平台:Spice | 大小:13125KB | 下载0次
芒果桃 在 2018-11-12 13:04:46 上传
说明:数字秒表,可以复位,暂停,锁存,ise打开
开发平台:VHDL | 大小:271KB | 下载0次
xpk1998 在 2018-11-12 11:00:57 上传
说明:主要使用VHDL编写了一个led流水灯的实验,对初学者有帮助
开发平台:VHDL | 大小:812KB | 下载0次
daitoudg 在 2018-11-11 21:56:01 上传
说明:在vga传送网络图片,并且用matlab转换.mif格式
开发平台:Verilog | 大小:9543KB | 下载1次
仁以绍天下 在 2018-11-11 14:58:25 上传
说明:fpga将A/D数据通过D/A输出,采用锆石开发板,能采样0~1kHZ的信号
开发平台:Quartus II | 大小:3316KB | 下载0次
标签: