datangel 在 2019-12-06 17:03:21 上传
说明:硬件描述语言Verilog标准规范2001
开发平台:Visual C++ | 大小:2141KB | 下载0次
godgaoying 在 2019-12-06 14:56:40 上传
说明:学习fpga必须实战,在eda平台上学习开发必要的流程
开发平台:Verilog | 大小:17382KB | 下载0次
Rick2809 在 2019-12-06 04:59:12 上传
说明:Multiplexers are combinational circuits with several inputs and a single data output. They are equipped with control inputs capable of selecting one, and only one, of the data inputs to allow their transmission from the selected input to said output.
开发平台:Vivado | 大小:106KB | 下载0次
vaclavpe 在 2019-12-05 20:32:55 上传
说明:risc 8 by coonan compatible with PIC16C57
开发平台:Verilog | 大小:80KB | 下载0次
Jank1 在 2019-12-05 19:08:04 上传
说明:文件测试,请慎重下载,如果有问题,请指教,勿喷。
开发平台:Verilog | 大小:3KB | 下载0次
Jayakishan 在 2019-12-05 18:39:53 上传
说明:VLSI Implementation of comb
开发平台:PDF | 大小:587KB | 下载0次
Jayakishan 在 2019-12-05 18:05:56 上传
说明:Comb filter implementation in verilog
开发平台:PDF | 大小:808KB | 下载0次
Jayakishan 在 2019-12-05 18:03:27 上传
说明:FPGA implementation of DSP circuit
开发平台:PDF | 大小:1948KB | 下载0次
qduxin 在 2019-12-05 16:29:33 上传
说明:利用FPGA通过SPI接口配置SONY IMX264图像传感器,按照全画幅输出图像。XILINX A7平台实测
开发平台:Verilog | 大小:3KB | 下载1次
陌路寻香 在 2019-12-05 16:27:24 上传
说明:RISC-v大型众核项目,架构支持5亿核心,采用分布式缓存一致性,移植ARRIANE核心进行优化,2维平铺式网络
开发平台:VHDL | 大小:10593KB | 下载0次
dinuroy 在 2019-12-04 13:33:31 上传
说明:ahb master using verilog
开发平台:Verilog | 大小:903KB | 下载0次
jackson@qq 在 2019-12-03 23:02:02 上传
说明:有关risc-v cpu的问题,里面有一些有关cpu的设计
开发平台:C/C++ | 大小:35KB | 下载0次
百花筒 在 2019-12-03 18:02:52 上传
说明:fpga完成手动设置计时参数0-99,进行倒计时
开发平台:Verilog | 大小:735KB | 下载0次
z534925714 在 2019-12-03 15:30:05 上传
说明:基于Verilog出租车计费器,使用了Quartus II9.1(32-Bit)软件
开发平台:VHDL | 大小:5KB | 下载0次
VISON豪 在 2019-12-03 14:17:37 上传
说明:iic总线传输代码,包括相关仿真以及iic的全套资料
开发平台:Verilog | 大小:9863KB | 下载0次
赵东001 在 2019-12-02 19:06:44 上传
说明:一个具备bp协议典型功能的数据传输系统(超时重传机制以及托管传输)包含五个节点
开发平台:Verilog | 大小:180KB | 下载0次
老田. 在 2019-12-02 16:37:09 上传
说明:VerilogHDL时间表实现,七段码显示时/分/秒。
开发平台:Verilog | 大小:3KB | 下载0次
luzhouxue 在 2019-12-02 15:31:14 上传
说明:基于FPGA的vga显示控制代码,采用分模块设计方法。
开发平台:Verilog | 大小:16413KB | 下载0次
一坨翔的心情 在 2019-12-02 11:59:06 上传
说明:Vivado简明教程,包括Vivado的使用教程,还有Verilog语法知识。
开发平台:Others | 大小:4551KB | 下载0次
东山游客 在 2019-12-02 09:29:12 上传
说明:通过更改pll的参数修改系统时钟输出频率为任意值.
开发平台:VHDL | 大小:3048KB | 下载0次
金咕咕 在 2019-12-01 20:07:38 上传
说明:基于单片机的一个 循迹小车的代码,直接用keil打开可以烧入
开发平台:C/C++ | 大小:3127KB | 下载0次
Ozol 在 2019-12-01 14:38:49 上传
说明:可以检测序列的简单小程序,在KX开发板上使用,手动输入
开发平台:Verilog | 大小:6371KB | 下载0次
vivian_huo 在 2019-12-01 10:12:12 上传
说明:verilog led闪灯入门实验,max10开发板
开发平台:Verilog | 大小:5539KB | 下载0次
我不会代码啊 在 2019-11-30 17:33:47 上传
说明:基于FPGA实现彩色图像转灰度图像的一个实例
开发平台:VHDL | 大小:12857KB | 下载0次
谷雨429 在 2019-11-30 15:28:26 上传
说明:使用Quartus软件编程,在DE2-70的EDA开发板实现以下功能:设计一个开关装置,该开关装置在第一次按下按钮K时,三盏灯x、y、z同时点亮;当再次按下按钮K时x灯立即熄灭;y灯5s后熄灭,在y灯熄灭8s后z灯熄灭。
开发平台:VHDL | 大小:1260KB | 下载0次
asdfghjklqaz 在 2019-11-30 13:31:14 上传
说明:实现LFSR伪随机数生成,通过输入信号控制卡点
开发平台:Verilog | 大小:102KB | 下载0次
kiemsi 在 2019-11-28 16:38:53 上传
说明:DVB-S2 transmitter in GNURadio
开发平台:Python | 大小:1830KB | 下载0次
minminmin1 在 2019-11-28 14:57:03 上传
说明:VERILOG 和电图的结合做dds 可产生正弦波 方波 锯齿波
开发平台:Verilog | 大小:230KB | 下载1次
johnbeinstain 在 2019-11-28 12:09:20 上传
说明:ETHERNET HSMC的verilog 代码及文档!
开发平台:VHDL | 大小:87KB | 下载0次
开光临联 在 2019-11-27 23:16:27 上传
说明:Verilog实现的加减法功能计数器,通过独立的自增自减信号控制计数器进行自增计数和自减计数
开发平台:Verilog | 大小:42KB | 下载0次
标签: