DDS_Verilogcode.rar - 这是一个数字频率综合器（DDS）的Verilog实现源码，采用Quatoues软件综合和仿真,2010-09-21 19:47:02,下载8次
frame_syn.rar - 这是一个帧同步数据搜索模块，用于检测输入的数据流中的帧头，当检测到帧头后输出一个同步信号。
输入数据为 8bit的并行数据流，数据流中的每帧由 10 个字节组成，为 1个字
节的帧头（47H）加上 9 个字节的数据。各个字节的中间部分与时钟上升沿对齐。
每帧数据中，除帧头外的其他数据也可能为 47H。
在数据传输过程中，帧头数据有可能受到干扰而变为其他数值，因此要求输出同步信号时具有一定的容错功能。,2010-04-28 10:34:32,下载144次
uCOS-IItransplantons3c44b0.rar - 这是一个将ucos-II移植到三星的S3C44B0处理器上的工程范例,2009-07-04 12:15:07,下载2次
BestPath.rar - 路径规划，在两个目标点之间可实现最短路径,2008-03-20 17:18:54,下载84次