register.rar - 32×32的寄存器堆，它有32个32位的寄存器、两个读端口和一个写端口。该寄存器堆由3个层次共5个模块构成，最低层次的模块是D触发器，中间层次的模块包括32位寄存器、5位地址译码器、32选1多路选通器，顶层模块是寄存器堆模块。设计采用行为建模和结构建模相结合的方法，先用行为建模方法建立低层模块，然后再用结构建模方法搭建高层模块。,2008-07-27 09:31:09,下载35次
programe.rar - 关于verilog的各个基本模块的源代码，如加法器，寄存器，选择器及各个测试文件,2008-07-26 21:55:52,下载8次
tmpreture.rar - 13.5.2单总线数字温度传感器，希望对大家有帮助,2008-07-26 21:52:23,下载3次
seril.rar - 关于串口的串口通讯例程，希望能对大家有所帮助,2008-07-26 21:48:25,下载5次
18b20+lcd1602.rar - 使用18b20+lcd1602的温控器汇编源程序,2008-07-26 21:45:06,下载23次