shiyanclklock.rar - 选用APEX20K300EQC240-1X,设计仿真altclklock的clockboost和clockshift特性。,2008-12-02 15:01:22,下载9次
shiyandecode38.rar - 练习用VHDL设计逻辑，用VHDL设计一个3-8译码器，对其进行时序仿真,2008-12-02 14:58:30,下载5次
shiyan3niu.rar -
1.利用FLEX10KE系列（EPM10K100EQC240-1X）的CLOCKBOOST
（symbol:CLKLOCK）,设计一个2倍频器，再将该倍频器2分频后输出。
对其进行时序仿真。
2.设计一个数据宽度8bit，深度是16的
同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。
要求FIFO的读写时钟频率为20MHz，
将1－16连续写入FIFO，写满后再将其读出来（读空为止）。
仿真上述逻辑的时序，将仿真波形打印出来（与第1题放在同一个PROJECT中）。
3.设计一个数据宽度8bit，深度是16的异步FIFO（读写时钟不相同），
当读写时钟的频率分别为wrclk＝40MHz、rdclk＝20MHz时，仿真其逻辑波形。
,2008-12-02 14:55:05,下载19次
pld.rar - 利用QuartusII的"MegaWizard Plug-In Manager",
设计输入数据宽度是4bit的ADD、SUB、MULT、DIVIDE、COMPARE
把它们作为一个project,DEVICE选用EPF10K70RC240-4，对它们进行
时序仿真，将仿真波形（输入输出选用group）在一页纸上打印出来。
2.利用QuartusII的"MegaWizard Plug-In Manager"中的LPM_COUNTER，
设计一个20bit的up_only COUNTER,
要求该COUNTER在FE0FA和FFFFF之间自动循环计数；
分析该COUNTER在EPM7128SLC84-7、EPM7128SLC84-10、和EPF10K70RC240-2、
EPF10K70RC240-4几种芯片中的最大工作频率；
请将计数器的输出值在FFFFC--FE0FF之间的仿真波形打印出来
（仅EPF10K70RC240-4芯片,最大允许Clock频率下）。,2008-12-02 14:51:34,下载37次
FIR_pinlv[1].rar - FIR滤波器， 设计一个线性相位有限冲激响应低通滤波器，使其满足如下指标：通带边界为2kHz，阻带边界为2.5kHz，通带波纹 =0.005，阻带波纹 =0.005，抽样率为10kHz。采用多尔夫-切比雪夫窗进行设计，进行频谱分析。,2008-12-02 14:46:58,下载44次
exp3[1].rar - 利用窗函数设计FIR滤波器，2、 设计一个线性相位有限冲激响应低通滤波器，使其满足如下指标：通带边界为2kHz，阻带边界为2.5kHz，通带波纹 =0.005，阻带波纹 =0.005，抽样率为10kHz。分别采用多尔夫-切比雪夫窗进行设计。,2008-12-02 14:44:00,下载10次