FIFO.rar - FIFO以及跨时钟域的同步问题。
FIFO有分离的地址总线和用以读写数据的数据通道，以及指示堆栈状态（满、将满等）的状态线。,2009-06-23 21:32:02,下载6次
SRAM_with_con.rar - 带有控制器的SRAM，提供一个地址选通脉冲ADS，一个读/写信号R_W,一个时钟信号和复位信号，包含了测试文件。,2009-06-23 21:21:01,下载7次
pll_verilog.rar - 全数字锁相环的verilog源代码,仿真已通过
,2009-06-23 20:46:49,下载48次