c_xapp851.zip - 这是xilinx应用指南xapp851的中文版本。本应用指南描述了在 Virtex™ -5 器件中实现的 200 MHz DDR SDRAM （JEDEC DDR400
(PC3200) 标准）控制器。本设计实现使用 IDELAY 单元调整读数据时序。读数据时序校准和调整在此控制器中完成。,2009-11-03 10:08:24,下载45次
c_xapp858.zip - 这是xilinx应用指南xapp858的中文版本。本应用指南介绍了用于实现高性能 DDR2 SDRAM 接口的控制器和数据采集技术。本数据采集技术使用了每一个 Virtex™ -5 I/O 都具有的输入串行器/ 解串器 (ISERDES) 和输出双倍数据速率 (ODDR) 的功能。,2009-11-03 10:06:29,下载219次
c_xapp454.zip - 这是xilinx应用指南xapp454的中文版本。本应用指南说明与 Micron DDR2 SDRAM 器件连接时，Spartan™ -3 器件中 DDR2 SDRAM 存储器接口的实现。本文档先简单介绍了 DDR2 SDRAM 器件的特性，然后对 DDR2 SDRAM 存储器接口的实现进行了详细说明。,2009-11-03 10:03:27,下载128次
c_xapp260.zip - xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。,2009-11-03 10:01:20,下载75次
mac_controller.zip - 用verilog编写实现的以太网控制器（MAC）源码，解压后用ISE打开工程即可。,2009-11-03 09:53:04,下载155次
canbus.zip - 用verilog编写实现的CAN总线控制器源码，自带testbench，解压后用ISE打开工程文件即可。,2009-11-03 09:50:05,下载16次
USB.zip - 用VHDL编写实现的USB接口控制器源码，自带testbench，解压后用ISE打开工程文件即可。,2009-11-03 09:43:44,下载19次
UART.zip - 用VHDL编写实现的UART控制器源码，自带testbench，解压后用ISE打开工程文件即可。,2009-11-03 09:41:15,下载84次
I2C.zip - 用verilog编写实现的I2C协议源码，自带控制台，解压后用ISE打开工程文件即可。,2009-11-03 09:36:50,下载8次