AudioResample.zip - 音频重采样44.1K重采到16KHz,附件命名懒得改了,2017-10-11 14:06:04,下载42次
CPU.rar - 东南大学VHDL课程CPU设计 Verilog语言,2013-05-29 15:00:30,下载9次
verilog-uart-rs232.rar - verilog HDL 描写的uart程序
由PC端接收然后+1返回 等等
东南大学09级4系综合课程设计,2013-05-29 14:47:19,下载13次
Test_POC.rar - 东南大学VHDL课程POC设计 Verilog语言,2012-03-28 09:03:35,下载14次