pipeline_cpu.rar - 流水线cpu，pipeline_cpu,南大计算机系计算机组成原理实验,2012-02-27 17:27:06,下载38次
multi_cycle_cpu.rar - 多周期cpu,multi_cycle_cpu，南京大学计算机系计算机组成原理实验,2012-02-27 17:22:35,下载14次
single_cycle_cpu.rar - 单周期CPU，single_cycle_cpu,南京大学计算机系计算机组成原理实验,2012-02-27 17:19:09,下载33次
alu_arm_alu_mips.rar - 加法器的arm实现和mips实现，alu_arm,alu_mips,南大计算机系计算机组成原理实验,2012-02-27 17:16:57,下载10次
shifter_arm.rar - 桶形移位器，8位，16位，32位，含ARM桶形移位器。南大计算机系计算机组成原理实验,2012-02-27 17:13:09,下载20次
ARM_register.rar - ARM寄存器的设计，南京大学计算机系计算机组成原理实验内容,2012-02-27 17:09:19,下载5次
CPU.rar - 用Verilog HDL语言写一个简单的处理器CPU。包括IR,Control unit,A,Addsub,G,Counter,8个寄存器。,2011-03-07 21:41:52,下载11次
guess.rar - 猜谜游戏。用Verilog HDL语言写一个猜谜游戏，若猜中是哪个灯亮，则胜出。,2011-03-07 21:37:35,下载22次
traffic_light.rar - 用Verilog HDL语言写一个交通控制灯的状态机。十字路口，红绿灯，带倒计时功能，也可以自行变换亮灯时间。,2011-03-07 21:35:17,下载15次
light_state_machine.rar - 用Verilog HDL语言写一个雷鸟车灯控制器。汽车工作状态有：空闲，左转弯，右转弯，告警。,2011-03-07 21:32:22,下载10次
Timer_sigtap.rar - 用Verilog HDL语言写一个计时器。其实就是在计数器的时钟输入端输入一个固定频率的时钟,2011-03-07 21:29:14,下载18次
Vr74x163.rar - 用Verilog HDL语言写一个计数器，每当时钟到来时计数器加1.,2011-03-07 21:26:57,下载6次
register.rar - 用Verilog语言写一个简单的移位寄存器，可以进行算术移位和逻辑移位。,2011-03-07 21:23:44,下载27次
D_chufaqi.rar - 用Verilog语言写一个D触发器。在时钟上升沿触发和在时钟下降沿触发。,2011-03-07 21:18:16,下载83次
tri_states.rar - 用Verilog语言写一个三态缓冲器，必须使两个使能端都有效，才能允许器件的三态输出有效。已编译通过。,2011-03-07 21:02:46,下载12次