2BCD.zip - 二进制转BCD码 verilog hdl Quartus II 9.0sp2 编译通过 所有的文件,2010-11-19 21:29:57,下载54次
LCD12864.zip - LCD12864显示 verilog hdl编译已通过 编译器 Quartus II 9.0sp2 所有文件已包含,2010-11-19 21:25:56,下载83次
miaobiao.zip - 秒表 数码管显示 采用verilog语言编写 Quartus II 9.0sp2 编译成功后生成的所有文件已包含 ,2010-11-19 21:22:47,下载15次
anjianshumaguan.zip - 按键与数码管显示 采用verilog语言编译 可在quarter ii编译 所有文件都包含了,2010-11-19 21:20:27,下载6次
tongxin.zip - 串口与电脑的通信 可以用调试助手 进行试验 采用verilog语言设计 编译已通过,2010-11-19 21:17:49,下载7次
01chufaqi.zip - 带同步清0、同步置1 的D 触发器 verilog语言描述的,2010-11-19 21:16:10,下载5次
qiduanshumaguandongtaixianshi0000-9999.zip - 七段数码管动态显示 采用vhdl语言设计 编译 已通过,2010-11-19 21:13:22,下载7次