联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
xiaobo60027
发消息
关注(
0
)
积分
:270
上传文件
:1
下载次数
:0
注册日期
:2011-12-08 22:25:56
上传列表
:
FIFO-verilog.rar
- 本实验完成的是8位异步FIFO的设计,其中写时钟100MHz,读时钟为5MHz,其中RAM的深度为256。当写时钟脉冲上升沿到来时,判断写信号是有效,则写一个八位数据到RAM中;当读时钟脉冲上升沿到来时,判断读信号是有效,则从RAM中把一个八位数据读出来。当RAM中数据写满时产生一个满标志,不能再往RAM再写数据;当RAM中数据读空时产生一个空标志,不能再从RAM读出数据。,2011-12-08 22:46:29,下载111次
近期下载
:
收藏
: