Seven_vote.rar - 在Quartus环境下verilog编写的一个7位投票器，拥有主持人的控制端口,2012-05-20 09:23:07,下载9次
counter.rar - 在Quartus环境下verilog语言编写的一个4位加数器，选择的是一位位进位，是学习时序的好例子,2012-05-20 09:21:26,下载3次
AD.rar - 在Quartus环境下，VHDL语言的一个AD转换程序，即128k采样速率的模数转换,2012-05-20 09:18:27,下载16次
FIFO.rar - Quartus下VHDL编写的一个FIFO模块，调试于c6000系列。控制Cache输入输出数据,2012-05-20 09:14:28,下载4次
freq.rar - 在Quartus下VHDL编写的一个频率测试模块，自动转换为十进制数字输出到数码管上。,2012-05-20 09:12:42,下载5次