asyclockconverted-into-syn-clock.zip - 一种将异步时钟域转换成同步时钟域的方法的相关文档资料,2012-05-31 10:39:30,下载5次
vgachar.zip - VGA显示程序VHDL版本，适用于ALTERA的CPLD,2012-05-31 10:35:14,下载5次
uartverilog.zip - 串口收发程序verilog版本，适用于ALTERA的CPLD,2012-05-31 10:33:10,下载4次
uartfifo.zip - 串口收发程序，VHDL版本，适用于ALTERA的CPLD
,2012-05-31 10:32:14,下载5次
seg7.zip - SEG7数码管显示示例程序，适用于ALTERA的CPLD,2012-05-31 10:29:25,下载4次