sqrt.rar - VERILOG描述的开平方模块核，开方运算是FPGA或ASIC设计中所需要的核心运算模块。,2012-10-29 21:55:29,下载113次
divider.rar - VERILOG编写的24位除法器代码核，是FPGA或者ASIC设计中的一核心计算模块。,2012-10-29 21:52:49,下载32次
fft16.rar - 256点的FFT/IFFT变换VERILOG代码核，可用于FPGA或ASIC傅里叶变换使用。,2012-10-29 21:48:27,下载64次
ANC_LMS.rar - verilog描述的基于LMS的自适应噪声消除器ANC算法。用于数字音频处理。,2012-10-29 21:43:33,下载68次
cis-matlab.rar - cis算法是人工耳蜗声音处理的核心算法，用于将语音信号进行频带分解以及合成。,2012-10-29 21:24:12,下载94次