d10-counter.zip - 十位加法器，用verilog语言编写，适用于verilog学习。,2012-12-04 16:15:28,下载6次
clk-10divide.zip - 十分频，用verilog语言编写的程序，使用与verilog学习。,2012-12-04 16:14:01,下载5次
The-FPGA-after-simulation-process.zip - FPGA后仿真流程，对于fpga编程的一点心得,2012-12-04 16:10:08,下载5次
DDR2standardize-Chinese-version.zip - DDR2规范中文版，对ddr2控制器编写十分有用,2012-12-04 16:04:01,下载46次
Backoff-verilog.zip - 一个简单的总线轮询仲裁器Verilog代码
,2012-12-04 15:52:13,下载40次