clock_timer.zip - 时钟，计时器，23小时59分59秒的时钟，可自动进位计时，Verilog编写,2013-04-07 10:29:39,下载6次
decoder_3_8.zip - FPGA的3-8译码器，使用Verilog编写,2013-04-07 10:14:55,下载5次
dynamic_seg7.zip - 7位数码管动态显示，使用Verilog编程,2013-04-07 10:13:11,下载3次
buzzer.zip - 按键控制输出不同频率信号控制蜂鸣器，使用Verilog编程,2013-04-07 10:10:58,下载7次
beep.zip - 蜂鸣器播放《友谊地久天长》乐曲，使用Verilog编写,2013-04-07 10:09:12,下载6次