联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
李春海
发消息
关注(
0
)
GPS
mimo
EKF
ppi
AD9852
ais
除法器
三角函数
AD7606
tbd
ad9958
AIS MATLAB
crc FPGA
解扰
DBS
COMDLL
ad7606 verilog
AD9852 VHDL
tlc2543 FPGA
ad7606 fpga
积分
:292
上传文件
:3
下载次数
:101
注册日期
:2013-05-01 23:33:22
上传列表
:
pulse_integration.zip
- 脉冲产生程序,已知雷达方程的参数和信噪比等参数,2013-05-07 20:33:14,下载10次
radar_eq.zip
- 雷达方程的产生程序,如已知发射功率、噪声系数、天线截面积等雷达参数,2013-05-07 20:30:31,下载43次
double-cancele.zip
- 双脉冲对消、单脉冲对消、实现动态目标检测中杂波对消,2013-05-07 20:14:42,下载31次
近期下载
:
fre_dev_v0.1.zip
- 用verilog编写的频率可以控制的三角函数发生器,其中用matlab编写的sine表存入rom中
coordinate-transformation.zip
- 实现坐标变换,包括clark和park变换,clark变换实现三相静止坐标转换到两相静止坐标,park变换实现两相静止坐标转换到两相旋转坐标
cordic_division.zip
- 利用cordic实现除法的matlab源码。 本人原创,标准cordic算法。
cordic.rar
- 用cordic实现正余弦波形发生器,内附详细代码注释以及testbench文件,适合初学者掌握cordic算法原理以及简单应用
cordic--sign.rar
- cordic算法 计算三角函数 的verilog实现
cordic_pipelined.rar
- 用Verilog进行三角函数与反三角函数的计算
sjhsh.rar
- 用FPGA计算三角函数,实现三角函数算法,完成快速三角函数运算
BitSync.zip
- 内含两个工程,一个用于产生M序列,一个用于M序列的位同步时钟提取、输出。两个工程均基于Cyclone IV FPGA。实测频率范围为100k-400k,能完美锁住相位。
FPGA-based-image-median-filtering.rar
- 基于FPGA的图像中值滤波,在xilinx的FPGA上实现了算法,采用matlab的算法最终通过了验证。
dif_jiaorao.rar
- FPGA适用的加扰和差分编码程序,VHDL描述,适用于Xilinx FPGA
verilog_scramble.v.tar.gz
- 扰码程序,利用Verilog语言实现,适合各种通信系统的扰码。
scramble.rar
- 在quartusII上已经验证过,很有用的并行加扰程序,用的语言为verilog,需要的可以拿去看看
Random_Derandom.zip
- 通信中加扰/解扰算法。FPGA源代码,verilogHDL语言实现,包含测试程序。
65432168.rar
- 这是一个学习芯片的事例,AD9958 一个DDS芯片,里面是芯片控制程序
AD9958.rar
- AD9958源程序:以完全通过测试,还可发PCB图。
AD9958BCPZ_orcad.zip
- AD9958的应用学习
ad9958.rar
- AD9958是一款功能强大的DDS芯片,是AD公司新上市的产品,能够产生标准信号已及线性调频,非线性调频等信号。
crc_verilog_xilinx.rar
- 这是一个在FPGA上实现CRC算法的程序,包含了CRC-8,CRC-12,CRC-16,CRC-CCIT,CRC-32一共五种校验形式。
CRC IP.zip
- 本IP 实现 FPGA 的 CRC 计算功能, 数据位宽、生成多项式、初值、位序通过参数自由配置, 各 FPGA 厂家器件皆支持,设计简单,方便移植。CRC校验作为数据帧传输的通用校验手段,广泛应用于有线及无线数据通信系统,常用校验位为 16 位、 32 位,采用多项式除法实现计算过程,且可通过设定初始值,结果取反等方式调整校验结果。
DPSK调制解调VHDL程序.rar
- 用于DPSK的调制解调 包括码型变换及反变换过程
收藏
: