联合开发网
首页
搜索
登录
注册
上传
管理
搜索
留言
Pudn.com
> 用户
pillar11
发消息
关注(
0
)
积分
:373
上传文件
:4
下载次数
:20
注册日期
:2013-05-29 07:04:46
上传列表
:
DDS-Verilog.zip
- DDS设计的源代码 用于生成高精度的DDS程序 VERILOG,2013-12-17 22:13:53,下载12次
table-for-sin-functionof-.zip
- DDS中的正余弦生成,初始相位相差90度,可自行改变输出频率,2013-12-17 22:09:56,下载3次
generate-mif-file.zip
- 如何生成mif文件 用于导入fpga的RAM存储中,2013-12-17 22:04:02,下载12次
ofdm.zip
- 产生供选择的16qam 64qamOFDM信号,2013-12-17 21:55:25,下载10次
近期下载
:
收藏
: