8051-Verilog.zip - 8051的Verilog源代码，包含说明文件，RTL文件，工程等,2013-07-02 16:14:21,下载15次
Verilog-HDL--MODEL.zip - Verilog HDL程序设计教程verolog代码设计，包含各种基本代码,2013-07-02 15:51:57,下载2次
PIC16F5X-RISC.zip - PIC16F5X-大型RISC处理器-代码实现集合,其中包含工程，说明文档,2013-07-02 15:48:56,下载4次
serial.zip - 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。
程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。
串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值
是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通
信同步,2013-07-02 15:37:40,下载1次
fpga-jpeg.zip - 包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程,2013-07-02 14:10:16,下载19次
spi.zip - 该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐
,2013-07-02 14:07:16,下载8次
PCI.zip - PCI总线仲裁参考设计Verilog代码，包括一些说明文件,2013-07-02 14:02:26,下载2次
RTL.zip - verilog编写的关于使用MENTOR的MBISTArchitect进行momery的自测试代码，包含测试算法模型，SRAM,ROM模型,2013-07-02 13:58:46,下载11次
PT.zip - PT静态时序分析STA脚本，包含一般的STA分析，功耗，SI分析,2013-07-02 13:55:12,下载28次
SRAM6bit.zip - sram 6bit仿真模型，verilog编写,2013-07-02 13:47:51,下载10次
16bits_multiplier.zip - 这是一个有符号的16位乘法器的设计，包含详细的设计报告和全部的verilog代码。乘法器采用booth编码，4-2压缩，超前进位结构,2013-07-02 13:44:43,下载66次
IC-Compiler-MCMM.zip - IC Compiler, MCMM, 低功耗，Useful-skew，Multi-VDD, Multi-Supply,2013-07-02 12:44:55,下载8次