x16_to_boc32.zip - 16位串行数据转32位并行数据Verilog程序，已通过仿真，可用,2015-02-06 12:38:17,下载5次
manchester_encoder.zip - 曼切斯特码解码器verilog程序，已通过ModelSIM仿真，可用,2015-02-06 12:36:32,下载3次
testbench_verilog.zip - Verilog语言中的testbench的语法教程，可供参考，分享分享,2015-02-06 12:34:11,下载6次
SMBus.zip - SMbus通讯协议的Verilog程序段，已通过Moldesim的仿真，可用,2015-02-06 12:31:32,下载72次
UART_learner.zip - 关于串口通信UART的学习心得，可以供大家参考学习。请大家指教,2015-02-06 12:29:04,下载1次
cdr.zip - 数据时钟恢复，采样8倍率高频时钟进行数据时钟恢复。已通过Modelsim仿真,2015-02-06 12:26:12,下载74次