上传列表：

osd.zip - 赛灵思的FPGA图像叠加源码，经过调试验证，包含.xco文件,2021-02-01 09:36:00,下载0次
sram_test.zip - 自产生数据，SRAM操作时序，验证读出的数据与写入的数据是否一致。,2019-07-05 14:54:39,下载0次
播放器.zip - 支持各种播放格式的音乐，基本功能都有，且自己DIY设计的界面皮肤,2017-10-16 13:09:19,下载1次
PropTabSheet.zip - 该C++类可以实现MFC对话框属性页的添加,2015-06-17 14:50:58,下载4次

近期下载：

DDR2使用图文教程.zip - 一个关于FPGA的DDR2使用教程，含有大量操作截图
VIP-Example.zip - Altera 关于VIP使用的详细说明，对于理解VIP有很好的帮助，是一个很好的资料。
deinterlace.rar - Xilinx提供的一种利用线缓存进行插值的隔行变逐行程序，比普通算法效果有很大改进。
MODELSYS.rar - 用verilog编写的运动自适应去隔行算法 表扩边缘检测 sad最小值编写
qugehang.rar - 用verilog代码实现视频去隔行，功能强大，有必要的注释
sii9134.rar - Sii9134芯片的功能介绍，用于HDMI输出的编码
BT1120编解码时序量产代码.zip - BT1120 模块化代码，共享给大家，需要FPGA 实现BT1120 编码或者解码功能绝对有用，包含编码、解码、仿真文件
BT1120_DECODE.rar - 这段代码是解码bt1120_tx发出的数据来进行解码成并口输出数据
HDMI_FPGA.rar - 该源码可基于FPGA设置多分辨率的HDMI显示，且其包含了完整的时序和端口、地址映射，可以很方便的将其移植
LVDS.rar - LVDS的收发接口程序，适用于数据帧发送协议的告诉数据传输
LVDS.zip - 高速串行差分接口（HSDI）设计实例,用QUARTUS和利用FPGA实现LVDS的方法。
lvds_tset.rar - 基于FPGA的LVDS接口调试,简单易懂，调试过无错误！
ITU_1120_Encoder.rar - verlilog编写，根据参数配置仿真1080p/720p 3G sdi视频，仿真图像为标准彩条，已验证并应用在若干项目中
bt656_decode.zip - 从8位BT656信号中，分解除HSYNC水平同步、VSYNC垂直同步、PAL视频信号。
Altera_FPGA_IP.rar - Altera系列FPGA芯片IP核详解_刘东华编著
LVDS.rar - 关于lvds的详细介绍和讨论，非常适合初学者使用
bt1120.zip - 实现ITU-BT1120数字并行接口的编码和解码
bt1120p_gen.zip - bt1120时序生成，verilog程序，1920x1080p60分辨率
BT1120.rar - 国际高清电视标准，比国标还要详细的标准资料，做数字电视很有用，请参考
DM365.rar - Danvici 平台DM365的一些资料，对于初学者很有用

收藏：